可配置的多模式介質獨立接口的制作方法
【專利摘要】集成電路設備中的可配置介質獨立接口包括第一多個信道和第二多個信道，其中，第一多個信道和第二多個信道中的每一個信道包括發送路徑。接口還包括第一串行器和第二串行器，所述第一串行器可配置為在第一模式中將針對第一多個信道和第二多個信道的發送數據串行化以及在第二模式中將針對第一多個信道的發送數據串行化，而所述第二串行器可配置為在第一模式中被禁用以及在第二模式中將針對第二多個信道的數據串行化。
【專利說明】可配置的多模式介質獨立接口

【技術領域】
[0001] 概括地說，本實施例涉及電子通信，并且具體地說，本實施例涉及以太網通信系 統。

【背景技術】
[0002] 在允許計算機和/或其它網絡設備形成局域網（LAN)的技術中，以太網已經成為 主導網絡技術并且在IEEE802. 3標準族中是標準化的。以太網標準已經隨著時間演進，因 此現存有以太網協議的不同變形以支持更高的帶寬、改進的介質接入控制、不同的物理介 質信道和/或其它功能。例如，IEEE802. 3現在具有覆蓋從10Mbit/s、100Mbit/s、lGbit/s 到lOGbit/s甚至更高速度（或傳輸速率）范圍的變形，并且具有管理例如同軸電纜、光纖 和非屏蔽/屏蔽雙絞線電纜等物理信道的變形。
[0003] 在使用以太網協議進行通信的系統和設備中，在介質接入控制（MAC)層和物理層 之間存在接口以促進兩層之間的信息交換。這個接口被稱為介質獨立接口（MII)。術語MII 除了指整個類別（genus)之外，還指特定類型的介質獨立接口。如本文中所使用的，除非另 有說明，否則術語"介質接入接口"和"MII"將指的是這種接口的整個類別。MII的例子包 括附加單元接口（AUI)、MII、簡化MII、千兆Mil (GMII)、簡化GMII、串行GMII (SGMII)、四倍 SGMII (QSGMII)、10GMII、和源同步串行 Mil (S3MII)。
[0004] 設計介質獨立接口呈現出了顯著的工程挑戰。這些挑戰的例子包括降低或最小化 電磁干擾（EMI)、功耗、引腳（pin)數量和電路板復雜度。因此，存在對更加有效的MII設計 的需要。此外，存在對可配置用于向后兼容現有MII協議的新設計的需要，以簡化制造。

【專利附圖】

【附圖說明】
[0005] 通過示例的方式示出本實施例，并且本實施例不旨在受限于附圖中的圖像。
[0006] 圖1是本實施例可以在其中實現的通信系統的框圖。
[0007] 圖2是代表圖1的網絡設備的開放系統互連（0SI)模型的框圖。
[0008] 圖3是根據一些實施例的圖1的網絡設備的框圖。
[0009] 圖4是根據一些實施例的介質獨立接口的框圖，所述介質獨立接口的框圖在8個 PHY信道和8個MAC子層之間提供單個串行雙數據速率數據路徑。
[0010] 圖5是根據一些實施例的功能塊的框圖，所述功能塊用于圖4的介質獨立接口中 的信道。
[0011] 圖6A是根據一些實施例示出了用于在圖4的介質獨立接口中編碼數據的運行差 別方案的框圖。
[0012] 圖6B是根據一些實施例示出了用于在圖4的介質獨立接口中編碼數據的另一個 運行差別方案的框圖。
[0013] 圖7A是根據一些實施例的模式可配置的介質獨立接口的框圖。
[0014] 圖7B和圖7C是根據一些實施例的模式可配置的介質獨立接口的部分的框圖，所 述部分包括所述接口的串行器/解串行器（Serdes)。
[0015] 圖8是根據一些實施例用于圖7A的介質獨立接口中的信道的功能塊的框圖。
[0016] 圖9是根據一些實施例示出了用于在圖7A的介質獨立接口中編碼數據的運行差 別方案的框圖。
[0017] 圖10是根據一些實施例示出了操作可配置的介質獨立接口的方法的流程圖。
[0018] 貫穿附圖和說明書，相同的附圖標記指的是相應的部分。

【具體實施方式】
[0019] 公開了用于在物理層設備（PHY)和介質接入控制器（MAC)之間進行通信的方法和 裝置，所述方法和裝置在單個串行數據路徑（例如，串行雙數據速率數據路徑）上發送針對 多個信道的信號而無需發送相應的時鐘信號。在一些實施例中，針對多個信道的信號是經 由第一差分對從PHY向MAC發送的以及經由第二差分對從MAC向PHY發送的。在其它實施 例中，類似的方法和裝置用于兩個MAC之間的直接通信。
[0020] 在下面的描述中，闡述了許多具體細節，例如特定組件、電路、和過程的例子，以提 供對本公開內容的透徹理解。另外，在下面的描述中并且出于解釋的目的，闡述了特定的術 語以提供對本實施例的透徹理解。然而，對本領域的技術人員而言將顯而易見的是，可以無 需這些特定細節來實踐本實施例。在其它情況下，以框圖的形式示出公知的電路和設備以 避免模糊本公開內容。如本文中所使用的術語"耦合的"意味著直接連接或通過一個或多 個中間組件或電路來連接。在本文中描述的各種總線上所提供的信號中的任意信號可以與 其它信號時間復用并且在一個或多個公共總線上提供。另外，電路元件或軟件塊之間的互 連可以被示出為總線或單個信號線。每個總線可以可替代地是單個信號線，而每個單個信 號線可以可替代地是總線，并且單個線或總線可以代表用于組件之間通信的無數物理機構 或邏輯機構中的任意一個或多個。本實施例不是要被解釋為受限于本文中所描述的特定例 子，而應當包括在它們的范圍內的、由所附權利要求所定義的所有實施例。
[0021] 圖1是本實施例可以在其中實現的示例性通信系統100的框圖。通信系統100被 示出為包括經由相應的數據鏈路120耦合到多個網絡設備110(b)和110(c)的網絡設備 (例如交換機或路由器）110(a)。網絡設備110(b)和110(c)可以與交換機/路由器110(a) (并且因此彼此之間）通過相應的數據鏈路120交換數據。網絡設備110(b)和110(c)可 以是適當的、能夠聯網的任何設備，包括例如計算機、交換機、路由器、集線器、網關、接入點 等。另外，根據本實施例，網絡設備110(b)和110(c)可以包括能夠連接到有線網絡或無線 網絡的任何電子設備，包括例如移動電話、個人數字助理（PDA)、機頂盒、或游戲控制臺。當 然，路由器/交換機110 (a)、網絡設備110 (b)和110 (c)、以及數據鏈路120僅僅是網絡的 示例性組件，因為網絡還可以包括任意數量的適當的設備以形成較大的網絡，所述較大的 網絡包括例如局域網（LAN)、廣域網（WAN)、無線LAN(WLAN)，和/或可以連接到互聯網。數 據鏈路120可以是任意適當的物理介質信道，包括例如同軸電纜、光纖、和/或非屏蔽/屏 蔽雙絞線。
[0022] 網絡設備110(a)_110(c)可以使用如在IEEE802. 3標準族中所描述的以太網技術 來彼此通信。更具體地說，對于本文中描述的示例性實施例，每個網絡設備110(a)_110(c) 配備有能夠在例如l〇〇Mbit/s和/或10Mbit/s的速度發送和接收數據分組的以太網兼容 收發機（為了簡單起見，沒有在圖1中示出）。
[0023] 圖2是分別代表圖1的網絡設備110(a)和110(b)或110(c)的開放系統互連 (0SI)模型200 (a)-200(b)的框圖。如在圖1中，網絡設備110(a)和110(b)或110(c)由 已建立的數據鏈路（或物理信道）120彼此耦合。如圖2中所描繪的，0SI模型200被劃分 成7個邏輯層：（1)應用層221 ;⑵表示層222 ; (3)會話層223 ; (4)傳輸層224 ; (5)網絡 層225 ; (6)數據鏈路層226 ;和（7)物理層227。雖然在本文中出于討論的目的可以將0SI 模型200用于表示網絡設備110(a)和110(b)/110(c)，但是應當注意的是可以將其它適當 的模型用于表示根據本實施例配置的以太網設備。
[0024] 0SI層的層級越高，其就越接近終端用戶；0SI層的層級越低，其就越接近物理信 道。例如，在0SI模型層級的頂部的是應用層221，其直接與終端用戶的軟件應用（為了簡 單起見，沒有在圖2中示出）交互。相反地，在0SI模型層級的底部的是物理層227,其定義 了網絡設備和物理通信介質之間的關系，例如將雙絞線用于以太網數據傳輸。
[0025] 更具體而言，物理層227提供了針對網絡設備110和物理層120之間的交互的電 氣規范和物理規范，包括像引腳布局和信號電壓的細節。數據鏈路層226提供了針對網絡 設備110 (a)和110 (b)/110 (c)之間數據傳輸的功能性和/或程序性細節，例如尋址機制和 信道接入控制機制。數據鏈路層226具有兩個子層，其為頂部（在層級方面）的邏輯鏈路 控制（LLC)層和底部的介質接入控制（MAC)層。為了簡單起見，本文有時候將數據鏈路層 226在下面的討論中稱為MAC層。雖然為了簡單起見沒有在圖2中示出，但是在MAC層226 和物理層227之間存在接口以促進這兩層之間的信息交換。這個接口被稱為介質獨立接口 (MII)，因為MAC層對用于傳輸的物理介質來說是不可知的。（如本文所使用的，除非特別聲 明，否則術語"介質接入接口"和"MII "指的是這種接口的整個類別而不是指相同名稱的特 定接口。）MII允許網絡設備110 (a)和/或110(b)/110(c)與不同類型的物理信道120接 口，而不必替換它們的MAC設備226。
[0026] 圖3是網絡設備310的功能框圖，所述網絡設備310是圖1和圖2的網絡設備 110(a)和/或110(b)/110(c)的一個實施例。網絡設備310包括處理器320、存儲器330 和以太網收發機電路340,所述以太網收發機電路340耦合到圖2的一個或多個物理信道 120。在一些實施例中，收發機電路340包括針對多個信道（例如8個信道）的收發機電路， 并且因此包括多個端口（例如8個端口）。雖然以太網收發機340在圖3中被示出為包括 在PHY360中，但是對于其它實施例來說，收發機340可以是獨立的設備或集成電路。存儲 器330可以是包括例如EEPR0M或閃存的任意適當的存儲器元件或設備。處理器320可以 是能夠執行存儲在例如存儲器330中的一個或多個軟件程序的腳本或指令的任意適當的 處理器。雖然為了簡單起見沒有在圖3中示出，但是網絡設備310還可以包括存儲頻繁使 用的指令和/或數據的公知的高速緩存存儲器。
[0027] 網絡設備310包括物理層設備（PHY) 360和MAC層設備（或MAC設備）350。PHY360 和MAC設備350每個分別包括用于經由信號路徑380的集合在所述兩個設備之間發送信號 的介質獨立接口 370-1和370-2。在一些實施例中，信號路徑380包括用于從PHY360向MAC 設備350發送信號的信號線的第一差分對（例如，低電壓差分信號傳輸對）和用于從MAC 設備350向PHY360發送信號的信號線的第二差分對（例如，低電壓差分信號傳輸對）。每 個差分對提供在PHY360和MAC設備350之間的1比特數據路徑。因此所述信號路徑包括 從PHY360到MAC設備350的第一串行路徑和從MAC設備350到PHY360的第二串行路徑。 在一些實施例中，信號路徑380不包括用于在PHY360和MAC設備350之間發送時鐘信號的 任何信號線。例如，接口 370-1和370-2可以不是源同步的。
[0028] MAC設備350可以是實現MAC層（例如圖2的層226)的功能的任意設備或集成電 路，并且可以是獨立的設備或可以集成到網絡設備310中。類似地，PHY360可以是實現物 理層（例如圖2的層227)的功能的任意設備或集成電路，并且可以是獨立的設備或可以集 成到網絡設備310中。在一些實施例中，PHY360和MAC設備350中的每個設備可以在電路 板上安裝的集成電路中實現，而信號路徑380可以實現為電路板上的跡線。
[0029] 在正常的數據傳輸操作期間，當網絡設備310上的終端用戶軟件應用通過網絡 (例如向互聯網）發送數據時，處理器320根據0SI模型的頂層來處理數據并且隨后通過 MAC設備350向PHY360發送數據。然后，PHY360經由收發機340將數據發送到物理信道 120 上。
[0030] 圖4示出了介質獨立接口 400,所述介質獨立接口 400是介質獨立接口 370-1或 370-2 (圖3)的例子。接口 400包括8個數據信道（ChO到Ch7)，其中每一個數據信道對應 于PHY360的收發機電路340中的相應端口以及對應于MAC設備350 (圖3)的相應端口。因 此，接口 400將8個端口 PHY與8個端口 MAC鏈接。（更具體而言，接口 400包括多個信道， 在其它例子中，信道的數量可以超過8或少于8。）在一些實施例中，8個信道中的每一個 信道可以（在8B/10B編碼之前）在10/100Mbps的速率以半雙工和全雙工來操作。因此，8 個信道中的每一個信道可以（再一次地，在8B/10B編碼之前）用于10Mbps或100Mbps信 號，并且PHY360因此可以是10/100Mbps以太網PHY。
[0031] 另外，接口 400包括兩個額外的信道414 (Ch8和Ch9)。從這些信道414發送特殊 的空閑指示符（例如針對Ch8的K28. 3或K28. 7和針對Ch9的D29. 1)以在串行化輸出中 提供對信道號的指示。（更一般地，接口包括一個或多個額外信道414以發送空閑符號。） 例如，串行化輸出包括依次（例如，以循環的形式）針對信道Ch〇-Ch7的數據，其后是Ch8和 Ch9的空閑符號。接收接口可以識別這些空閑符號并且將它們用作針對信道對準的標記，以 確定串行化輸入中的哪個數據對應于哪個信道。（可選地，在其它信道上預定義的符號用 于信道對準，例如ChO或Ch4上的K28. 1或K28. 5。）在一些實施例中，這兩個信道414還 可以（在8B/10B編碼之前）在100Mbps處進行操作。在一些實施例中，空閑符號是從還沒 有被保留的或者由設備制造方用于其它目的的已知的符號中選擇的。用于信道的符號（例 如，無論Ch8發送K28. 3還是發送K28. 7)可以由寄存器位來指定。
[0032] 8個信道ChO_Ch7中的每一個信道包括發送路徑和接收路徑。對于ChO_Ch7中的 每一個，發送信道在發送速率適配器404處接收并行（例如8比特寬的）信號，所述并行信 號包括數據信號、數據有效信號、和錯誤信號。這些信號由PCS發送狀態機408處理并且由 80B/100B編碼解碼器416編碼（例如，編碼成10比特寬的信號）。在下文中關于圖6A和 圖6B來描述80B/100B編碼解碼器416的操作的例子。將針對每個信道的編碼信號以及針 對Ch8-Ch9的編碼信號由10:1復用器420復用在一起，并且由串行器422串行化，所述串行 器將串行化輸出驅動到第一串行數據路徑（例如，圖3的信號路徑380的第一差分對）上。 因此，在圖4的例子中，8個信道的數據的和2個信道的空閑符號被復用并且被串行化。在 一些實施例中，以循環的順序由10:1復用器420(并且因此還由串行器422)來輸出針對相 應信道的數據和空閑符號，如由4比特0-9計數器418 (其輸出被提供給復用器420作為控 制信號）所確定的：數據被針對ChO而輸出，然后是Chi，以此類推直到Ch9,之后數據被再 次針對ChO而輸出，并且所述過程重復進行。在圖4的例子中，10:1復用器420在125MHz 處輸出10比特而串行器在1. 25Gbps處提供串行化輸出。在一些實施例中，串行器422將 串行化輸出驅動到信號路徑380 (圖3)的第一差分對上。
[0033] 接收路徑接收串行化輸入，所述串行化輸入被解串行器426解串行化（例如，解串 行化為10比特寬的信號），所述解串行器426還執行符號對準。在一些實施例中，解串行器 426包括執行時鐘和數據恢復的⑶R電路。在圖4的例子中，解串行器426在1. 25GHz處 (例如，從圖3的信號路徑380的第二差分對）接收串行化輸入并且在125MHz處輸出并行 10比特字。將并行10比特字提供給1:10解復用器（demux) 424,所述解復用器424將10 比特字解復用到相應的信道（例如以循環的方式解復用到Ch〇-Ch9)。還將10比特字提供 給數據檢測器428,所述數據檢測器428檢測Ch8和Ch9上的、用于信道識別和對準的特殊 符號。響應于Ch8和Ch9上的符號的檢測，數據檢測器428向4比特0-9計數器430提供 信號。從而計數器430將它的輸出作為控制信號提供給1:10解復用器424。控制信號控制 解復用器424向其提供相應的10比特字節的信道并且從而保證將數據提供給合適的信道。
[0034] ChO_Ch7中的每一個的發送路徑包括發送速率適配器404 (例如針ChO的適配器 404-0和針對Ch7的適配器404-7)。如果在少于針對信道的最大可能速率的速率將MII輸 入幀提供給所述信道，那么傳輸速率適配器404通過復制所述幀來將所述幀拉長。在圖4 的例子中，針對每個信道的最大速率是100Mbps。如果將10Mbps幀提供給信道（例如，信 道對應于10Mbps端口），則速率適配器404將每個幀復制10次，由此產生針對所述信道的 100Mbps的速率。類似地，Ch〇-Ch7中的每一個的接收路徑包括將所述過程反轉過來的接收 機速率適配器402 (例如針對ChO的適配器402-0和針對Ch7的適配器402-7)，并且因此允 許100Mbps信道提供10Mbps輸出幀作為其MII輸出。
[0035] 因此，在通過了速率適配器后，10Mbps模式的MII數據被復制了 10次。分組的開 始（SPD)定界符（/S/)每幀僅出現一次。內部READ_EN信號用于在10Mbps模式中每10個 數據分段一次地啟用對開始于指定的數據分段（例如第一數據分段或另一個數據分段）處 的數據的采樣。
[0036] 在圖4的例子中，MII信號在發射機側是分別以10/100Mbps來接收的并且以 2. 5/25MHz來定時的。這些信號通過傳輸速率適配器404,所述傳輸速率適配器404輸出在 12. 5MHz時鐘域的8比特數據。如圖5所示，隨后將所述數據發送給PCS發送狀態機408 以產生具有相應的控制比特的替換的8比特數據用于之后的編碼。在一些實施例中，為了 保證PCS層的合適的功能，MII幀用至少兩個前導符號來開始，前導符號之后是SFD符號。 在接收路徑中，在12. 5MHz時鐘域從80B/100B編碼解碼器416接收8比特數據和相應的碼 組信息。這個數據和信息由同步塊412和PCS接收狀態機406處理。同步塊412檢查碼組 信息以確定鏈路伙伴（partner)之間的同步狀態，并且如果其檢測到失去了同步則重新對 準。PCS接收狀態機406恢復MII信號并且向接收速率適配器402提供恢復的MII信號，所 述接收速率適配器402在10或100Mbps (例如，根據相應端口速度信息）輸出所述信號。
[0037] 根據RX_DV的有效和無效，發射機對Start_of_Packet定界符（SH)/S/)和End_ of_Packet(Ero/T/)進行編碼以用信號表示每個分組的起始和結尾。接收機側通過檢測這 兩個定界符來恢復RX_DV信號。發射機對Error_Propagation(/V/)有序集進行編碼以指 示數據傳輸錯誤。接收機側在其檢測到這個有序集時使RX_ER信號有效。CRS和COL不是 被直接編碼的而是在接收機側使用RX_DV和TX_EN產生的。
[0038] ChO_Ch7中每一個的發射PCS電路包括將MII分組（包括例如傳統MII數據信號、 數據有效信號、和錯誤信號）轉換成與8B/10B編碼（例如8比特分組數據和相應的控制比 特k)相兼容的數據的PCS電路（例如PCS發射狀態機408)。將這個數據提供給80B/100B 編碼解碼器416用于編碼。同樣地，Ch〇-Ch7的接收PCS電路包括將來自80B/100B編碼解碼 器416的解碼的數據（如由接收同步塊412所同步的）轉換為MII分組的PCS電路（例如 PCS接收狀態機406)，隨后將所述MII分組提供給接收速率適配器402。在一些實施例中， 發送和接收數據路徑利用（leverage)在IEEE802. 3z規范（條款36)所定義的1000BASE-X PCS。
[0039] 在一些實施例中，為了與QSGMII對準，在信道0和信道4上用K28. 1來替換對 K28. 5的使用。這可以在8個比特上而不是10個比特上完成。使用K28. 1還是使用K28. 5 是由寄存器控制的。接收路徑可以被配置為同等地對待K28. 1和K28. 5。存在不使用K28. 1 交換器（swapper)的若干選擇，根據一些實施例，在所述選擇中，接口 400不依賴信道指示。 例如，兩個專用控制比特可以控制是否執行交換。
[0040] 關于編碼，通過發送出兩個IDIE有序集（稱為/11/和/12/)中的一個， IEEE802. 3z提供了用于處理運行差別的規則。然而，在接口 400中，由于80B/100B編碼器 416與PCS發送狀態機408的功能分離，因此在一些實施例中，僅產生了/11/有序集。此外， 由于80B/100B編碼的屬性，鏈路上的比特錯誤可能導致運行差別錯誤跨越端口來傳播。因 此，根據一些實施例，依賴于來自前面的符號運行差別值的差別檢查被禁用。
[0041] 在幀拉長之后，Ch〇-Ch7中的每一個的數據速率是100Mbps。在編碼之后，這個 數據速率提高到125Mbps，導致了 lGbps的總數據速率。發送特殊空閑符號作為對信道數 量的指示的兩個信道414(Ch8和Ch9)使用另一個0. 25Gbps(即25%開銷），導致了針對 所有信道的總的數據速率組合起來為1.25Gbps。因此，在一些實施例中，串行化輸出具有 1. 25Gbps的數據速率。更普遍地，串行化輸出具有等于編碼之后的所有信道的數據速率 (包括發送空閑符號的信道的數據速率）組合在一起的數據速率。
[0042] 可以將接口 400配置為PHY模式或MAC模式，這取決于它是位于PHY360還是位于 MAC設備350(圖3)。自動協商電路410(例如，包括針對ChO的電路410-0和針對Ch7的 410-7)用于指定所述模式。控制信息（例如，如在下表1中指定的）從PHY360傳送到MAC 設備350 (例如，響應于控制信息的變化）。在一些實施例中，這可以通過利用在802. 3z條 款37中規定的自動協商機制來實現。在一些實施例中，自動協商機構410內的鏈路定時器 從10ms改變為1. 6ms以確保鏈路狀態的及時更新。
[0043] 因此，MAC設備350中的接口 400遵循本地PHY360 (例如本地銅PHY)和遠程 PHY(例如遠程銅PHY)之間的自動協商結果。當鏈路狀態已經改變時，本地PHY360更新控 制信息。如果本地PHY360檢測到鏈路改變，則它啟動其相應的自動協商機構410,將相應 的信道從"數據"狀態配置為"配置"狀態，并且通過向MAC設備350發送配置寄存器tx_ c〇nfig_reg[15:0]的值來發送出更新的控制信息。MAC350側的相應信道的接收路徑接收以 及解碼所述控制信息，并且啟動所述MAC的自動協商機構410。MAC350側通過使tx_c 〇nfig_ reg的比特14有效并且經由所述信道的發送路徑向本地PHY360發送tx_config_reg來確認 鏈路狀態的更新。在接收到來自MAC350的確認后，PHY360完成自動協商過程并且返回到 "數據"狀態（例如，返回到正常數據發送和接收）。在一些實施例中，鏈路狀態的更新的預 計等待時間對應于兩個link_timer時間和確認過程時間（例如總共為3. 4ms)。
[0044] 在一些實施例中，在控制信息變化時，PHY360中的自動協商電路410向MAC設備 350中的自動協商電路410發送在其tx_config_reg[15:0]中指定的控制信息（例如，獲取 自銅PHY/MAC配置），如表1所示，而不是執行能力公告（ability advertisement)。在接收 到更新的信息之后，MAC設備350中的自動協商電路410通過使得如表1中所指定的、其自 身的tx_config_reg的比特14有效來執行確認，并且作為響應，向PHY360發送其tx_config_ reg。發送的信息包括鏈路狀態、雙工模式和速度。
[0045]

【權利要求】
1. 一種集成電路設備中的可配置介質獨立接口，包括： 第一多個信道，其中，所述第一多個信道中的每一個信道包括發送路徑； 第二多個信道，其中，所述第二多個信道中的每一個信道包括發送路徑； 第一串行器，其可配置為在第一模式中將針對所述第一多個信道和所述第二多個信道 的發送數據串行化以及在第二模式中將針對所述第一多個信道的發送數據串行化；以及 第二串行器，其可配置為在所述第一模式中被禁用以及在所述第二模式中將針對所述 第二多個信道的發送數據串行化。
2. 根據權利要求1所述的介質獨立接口，其中，所述第一多個信道和所述第二多個信 道中的每一個信道還包括接收路徑，以及所述介質獨立接口還包括： 第一解串行器，其可配置為在所述第一模式中將針對所述第一多個信道和所述第二多 個信道的接收數據解串行化以及在所述第二模式中將針對所述第一多個信道的接收數據 解串行化；以及 第二解串行器，其可配置為在所述第一模式中被禁用以及在所述第二模式中將針對所 述第二多個信道的接收數據解串行化。
3. 根據權利要求1所述的介質獨立接口，還包括第三多個信道，所述第三多個信道可 配置為在所述第一模式中發送空閑符號以及在所述第二模式中被禁用。
4. 根據權利要求1所述的介質獨立接口，其中： 所述第一串行器可配置為在第三模式中將針對所述第一多個信道中的相應信道的數 據串行化；以及 所述介質獨立接口還包括額外的串行器，所述額外的串行器可配置為在所述第三模式 中將所述第一多個信道中的額外的相應信道串行化以及在所述第一模式和所述第二模式 中被禁用。
5. 根據權利要求4所述的介質獨立接口，其中： 所述第二串行器可配置為在所述第三模式中將針對所述第二多個信道中的相應信道 的數據串行化；以及 所述介質獨立接口還包括額外的串行器，所述額外的串行器可配置為在所述第三模式 中將所述第二多個信道中的額外的相應信道串行化以及在所述第一模式和所述第二模式 中被禁用。
6. 根據權利要求4所述的介質獨立接口，其中： 所述第一多個信道和所述第二多個信道中的每一個信道還包括接收路徑；以及 所述介質獨立接口還包括第一解串行器，所述第一解串行器可配置為：在所述第一模 式中將針對所述第一多個信道和所述第二多個信道的接收數據解串行化；在所述第二模式 中將針對所述第一多個信道的接收數據解串行化；以及在所述第三模式中將針對所述第一 多個信道中的相應信道的接收數據解串行化。
7. 根據權利要求6所述的介質獨立接口，還包括第二解串行器，所述第二解串行器可 配置為：在所述第一模式中被禁用；在所述第二模式中將針對所述第二多個信道的接收數 據解串行化；以及在所述第三模式中將針對所述第二多個信道中的相應信道的接收數據解 串行化。
8. 根據權利要求4所述的介質獨立接口，還包括第三多個信道，所述第三多個信道可 配置為在所述第一模式中發送空閑符號以及在所述第二模式中和所述第三模式中被禁用。
9. 根據權利要求1所述的介質獨立接口，還包括編碼解碼器，所述編碼解碼器耦合到 所述第一串行器和所述第二串行器，以編碼針對所述第一多個信道和所述第二多個信道的 所述發送數據。
10. 根據權利要求9所述的介質獨立接口，還包括復用/解復用電路，所述復用/解復 用電路耦合在所述編碼解碼器和所述第一串行器和所述第二串行器之間以復用和解復用 在所述編碼解碼器與所述第一串行器和所述第二串行器之間傳送的數據，其中： 在所述第一模式中，在所述編碼解碼器和所述復用/解復用電路之間傳送的數據具有 第一寬度而在所述編碼解碼器和所述第一串行器之間傳送的數據具有第二寬度，所述第二 寬度是所述第一寬度的一部分；以及 在所述第二模式中，在所述編碼解碼器和所述復用/解復用電路之間傳送的數據具有 第三寬度而在所述編碼解碼器與所述第一串行器和所述第二串行器之間傳送的數據具有 第四寬度，所述第四寬度是所述第三寬度的一部分。
11. 根據權利要求10所述的介質獨立接口，其中，所述復用/解復用電路包括： 第一復用器/解復用器，其耦合到所述編碼解碼器； 第二復用器/解復用器，其耦合到所述編碼解碼器；以及 第三復用器/解復用器，其在所述第一模式中將所述第一復用器/解復用器耦合到所 述第一串行器以及在所述第二模式中將所述第二復用器/解復用器耦合到所述第一串行 器。
12. 根據權利要求9所述的介質獨立接口，其中，所述編碼解碼器可配置為： 在所述第一模式中，根據針對所述第一多個信道和所述第二多個信道的運行差別來編 碼針對所述第一多個信道和所述第二多個信道的所述發送數據；以及 在所述第二模式中，根據針對所述第一多個信道的運行差別來編碼針對所述第一多個 信道的所述發送數據以及根據針對所述第二多個信道的運行差別來編碼針對所述第二多 個信道的所述發送數據。
13. 根據權利要求12所述的介質獨立接口，其中，所述編碼解碼器可配置為在第三模 式中獨立地編碼針對所述第一多個信道和所述第二多個信道中的相應信道的所述發送數 據。
14. 一種操作集成電路設備中的可配置介質獨立接口的方法，所述方法包括在多個模 式中的一個模式中對所述介質獨立接口進行配置，所述多個模式包括第一模式和第二模 式，其中： 在所述第一模式中，將針對第一多個信道和第二多個信道的發送數據復用在一起并且 將其串行化為串行化輸出；以及 在所述第二模式中，將針對所述第一多個信道的發送數據復用在一起并且將其串行化 為第一串行化輸出，以及將針對所述第二多個信道的發送數據復用在一起并且將其串行化 為第二串行化輸出。
15. 根據權利要求14所述的方法，其中： 在所述第一模式中，將串行化輸入解串行化并且解復用為針對所述第一多個信道和所 述第二多個信道的接收數據；以及 在所述第二模式中，將第一串行化輸入解串行化并且解復用為針對所述第一多個信道 的接收數據，以及將第二串行化輸入解串行化并且解復用為針對所述第二多個信道的接收 數據。
16. 根據權利要求15所述的方法，其中： 所述多個模式還包括第三模式；以及 在所述第三模式中，將針對所述第一多個信道和所述第二多個信道中的相應信道的發 送數據串行化為相應的串行化輸出，以及將相應的串行化輸入解串行化為針對所述第一多 個信道和所述第二多個信道中的相應信道的接收數據。
17. 根據權利要求14所述的方法，其中： 在所述第一模式中，將針對第三多個信道的空閑符號與針對所述第一多個信道和所述 第二多個信道的所述發送數據復用在一起并且將其串行化為所述串行化輸出；以及 在所述第二模式中，所述第三多個信道被禁用。
18. 根據權利要求14所述的方法，其中： 在所述第一模式中，根據針對所述第一多個信道和所述第二多個信道的運行差別來編 碼針對所述第一多個信道和所述第二多個信道的所述發送數據；以及 在所述第二模式中，根據針對所述第一多個信道的運行差別來編碼針對所述第一多個 信道的所述發送數據，以及根據針對所述第二多個信道的運行差別來編碼針對所述第二多 個信道的所述發送數據。
19. 根據權利要求18所述的方法，其中： 所述多個模式還包括第三模式；以及 在所述第三模式中，獨立地編碼針對所述第一多個信道和所述第二多個信道中的相應 信道的發送數據。
20. -種集成電路設備中的可配置介質獨立接口，包括： 用于在第一模式中將針對第一多個信道和第二多個信道的發送數據復用在一起，以及 用于在第二模式中分別地復用針對所述第一多個信道的發送數據和復用針對所述第二多 個信道的發送數據的單元；以及 用于在所述第一模式中將針對所述第一多個信道和所述第二多個信道的所復用的發 送數據串行化為串行化輸出，用于在所述第二模式中將針對所述第一多個信道的所復用的 發送數據串行化為第一串行化輸出，以及用于在所述第二模式中將所復用的發送數據串行 化為第二串行化輸出的單元。
【文檔編號】H03M9/00GK104221290SQ201280071550
【公開日】2014年12月17日 申請日期:2012年3月23日 優先權日:2012年3月23日
【發明者】郁宏春 申請人:高通股份有限公司