專利名稱：一種改進的電流模邏輯門的制作方法
技術領域：
本實用新型涉及邏輯門電路，尤其涉及一種改進的電流模邏輯門。
背景技術：
電流模邏輯(current mode logic，簡稱CML)被廣泛應用于高速電路的設計當中， 尤其是在高速串行與解串行系統(SERDES)中起到關鍵的作用。在高速工作時，電流模邏輯 由于其擺幅小，功耗低而受到越來越多的關注。在SERDES系統當中，尤其是達到IOG以上的 SERDES系統，由于要滿足嚴格的抖動要求，對電路以及信號的匹配等要求非常苛刻，由電路 不對稱而引起的信號不對稱等因素將會引入相當大的抖動，使SERDES系統難以滿足各種 通信協議的要求。圖1所示是一個鎖存器(latch)，被廣泛應用于鑒頻鑒相器中帶復位結構的D觸 發器當中。鎖存器的輸出包括正相輸出信號(OUT)和反相輸出信號(0UT-N)，工作電壓正 極為VDD，復位信號為R，反相復位信號為R-N。MOS管103和104稱為讀入差分對管，漏極 與讀入差分對管的源極均相連的MOS管107由反相復位信號(R-N)控制稱為第一反相復位 信號控制管；MOS管105和106稱為鎖存對管，漏極與鎖存對管的源極均相連的MOS管110 由反相復位信號(R-N)控制稱為第二反相復位信號控制管。當復位信號(R)為高時，MOS 管108和109將OUT拉為低，同時，由于R_N為低，使MOS管107和110關斷，從而使0UT_N 輸出為高，從而鎖存器處于復位狀態；當復位信號R為低時，MOS管108和109關斷，而R_N 為高，MOS管107和110打開，使鎖存器正常工作。上述鎖存器電路的復位與時鐘是不相關 的，因此屬于異步復位電路。該電路存在的一個問題是，差分輸出信號OUT和0UT_N所看到 的負載電容的大小是不一樣的，因為OUT下的負載是MOS管104、108、109、106的柵漏電容 (Cgd)以及105的柵電容，而0UT_N下的負載是MOS管103、105的柵漏電容(Cgd)以及106 的柵電容，由于兩者的輸出負載電容不一樣，所以原本差分的信號會因此而變得非對稱。同樣，電流模的與門以及或門也有類似情況。圖2所示的是專利號為US6426194的 美國專利給出的電流模結構的與門，輸入信號為第一輸入信號A和第二輸入信號B，當A和 B中任何一個為低時，總有NMOS管203或205關斷而使0UT_N為高，另外總有NMOS管204、 205同時打開或者206打開，使OUT輸出為低。當且僅當A和B同時為高時，NMOS管203和 205同時打開把0UT_N拉低，且NMOS管204和206關斷，電阻202把OUT拉高，從而電路實 現的是與的功能。當然，只要把兩個輸出端互換，就可以實現與非的邏輯功能。上述電路中 為了解決輸出負載不對稱的問題，加入了一個柵極接地的匹配負載管208，使得從OUT以及 0UT_NK看到的負載都是兩個NMOS管的柵漏電容(Cgd)。上述電路存在的問題是，信號從A 還是從B到輸出的延遲時間是不一致的，導致與門的輸出信號所產生的延遲與輸入端的位 置相關。專利號為US0239370的美國專利提出一種可以解決輸出信號延遲與輸入端口位 置相關的電路結構，如圖3所示。該結構的主要思路是，把傳統電流模與門的輸入端交換 位置后接相同的輸入，比如A和A_N同時接NM0S303、304以及309、310，而B和B_N同時接
4NMOS管307、308以及305、306，使得從信號從A端口到輸出端以及從B端口到輸出端的延 時相等。雖然該專利解決了輸出信號延遲與輸入端口位置相關的問題，但是它并沒有解決 輸出負載一致的問題，因為，從OUT端看到的負載電容是NMOS管304、308、306以及310的 Cgd，而從0UT_N端看到的負載電容只有NMOS管303、305的Cgd，輸出負載的不匹配導致對 于相同的充放電尾電流，OUT和0UT_N端的擺率不一樣，造成信號的不對稱。專利號為US 0125526的美國專利提出了另外一種電路結構，能從一定程度上解 決這個問題，如圖4所示。該電路一方面能夠實現不同輸入端的信號延遲相等，因為不同的 輸入信號所走過的路徑基本一樣，另一方面，電路使用了柵極接VDD的NM0S405、409以及柵 極接地的MOS管406、410進行輸出負載匹配，使得從OUT端看到的負載電容為NMOS管404、 405,408以及409的Cgd，而從0UT_N看到的負載電容為NMOS管403、406、407以及410的 Cgd，從而使負載匹配。但該電路存在的缺點是，NM0S405、409是常開而NM0S406、410是常 關的，兩者的Cgd電容其實并不一樣，常開管的Cgd要大于常關管的Cgd將近l/2Cox*W*L， 其中，Cox為單位面積的柵電容，W表示MOS管的寬參數，L表示MOS管的長參數。所以，從 本質上說，上述電路的輸出負載其實并沒有匹配，OUT信號上的負載電容總是要比0UT_Ni 的大 Cox*W*L。上述方案中未解決上述鎖存器、與門、或門此3種邏輯門的不對稱性。
實用新型內容本實用新型要解決的技術問題是提供一種改進的電流模邏輯門，實現輸入輸出負 載匹配，實現信號的對稱傳輸。為了解決上述技術問題，本實用新型提供了一種改進的電流模邏輯門，此電流模 邏輯門為鎖存器，包括鎖存對管，以及反相復位信號控制管，此反相復位信號控制管的漏極 與所述鎖存對管的源極均相連，還包括漏極與所述鎖存器的反相輸出端相連并且源極與所 述反相復位信號控制管的源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的 寬長比相同的第一 MOS管；還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述反 相復位信號控制管的源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的寬長 比相同的第二 MOS管；還包括連接節點依次為工作電壓正極、同時連接所述第一 MOS管的柵 極和第二 MOS管的柵極節點、地，包含一端連接在工作電壓正極并且另一端連接在所述第 一 MOS管和第二 MOS管的柵極的第一電阻，包含一端連接在地另一端連接在所述第一 MOS 管和第二 MOS管的柵極的第二電阻，所述同時連接所述第一 MOS管的柵極和第二 MOS管的 柵極節點輸出電壓為所述鎖存器中差分復位信號的擺幅的最低電平的串聯分支電路。為了解決上述技術問題，本實用新型提供了一種改進的電流模邏輯門，此電流模 邏輯門為鎖存器，包括讀入差分對管，以及漏極與所述讀入差分對管的源極均相連的第一 反相復位信號控制管，還包括鎖存對管以及漏極與所述鎖存對管的源極均相連的第二反相 復位信號控制管，還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述第一反相復 位信號控制管的漏極相連的第一 MOS管；還包括漏極與所述鎖存器的反相輸出端相連并且 源極與所述第二反相復位信號控制管的漏極相連的第二 MOS管；所述第一反相復位信號控 制管的寬長比是所述鎖存器中復位信號控制的MOS管的寬長比的兩倍；所述第二反相復位 信號控制管的寬長比是所述鎖存器中復位信號控制的MOS管的寬長比的兩倍。[0011]為了解決上述技術問題，本實用新型提供了一種改進的電流模邏輯門，此電流模 邏輯門為輸入信號為第一輸入信號(A)和第二輸入信號(B)的與門，包括源極與偏置管 (913)的漏極相連的由第一輸入信號的正相信號控制的NM0S管(911)，包括源極與偏置管 (913)的漏極相連的由第二輸入信號的正相信號控制的NM0S管(909)；還包括漏極與所述 與門的反相輸出端相連，柵極由第二輸入信號的反相信號控制，并且源極與所述由第二輸 入信號的正相信號控制的NM0S管(909)的漏極相連的第一 NM0S管(905)；還包括漏極與 所述與門的反相輸出端相連，柵極由第一輸入信號的反相信號控制，并且源極與所述由第 一輸入信號的正相信號控制的NM0S管(911)的漏極相連的第二 NM0S管(908)；所述由第 一輸入信號的反相信號控制的NM0S管(911)的寬長比是所述與門中除了偏置管(913)以 外的其他M0S管的寬長比的兩倍；所述由第二輸入信號的反相信號控制的NM0S管(909)的 寬長比是所述與門中除了偏置管(913)以外的其他M0S管的寬長比的兩倍。為了解決上述技術問題，本實用新型提供了一種改進的電流模邏輯門，此電流模 邏輯門為輸入信號為第一輸入信號(A)和第二輸入信號(B)的或門，包括源極與偏置管 (1013)的漏極相連的由第一輸入信號的反相信號控制的NM0S管(1011)，包括源極與偏置 管(1013)的漏極相連的由第二輸入信號的反相信號控制的NM0S管(1009)；還包括漏極與 所述或門的正相輸出端相連，柵極由第二輸入信號的正相信號控制，并且源極與所述由第 二輸入信號的反相信號控制的NM0S管(1009)的漏極相連的第一 NM0S管(1005)；還包括 漏極與所述或門的正相輸出端相連，柵極由第一輸入信號的正相信號控制，并且源極與所 述由第一輸入信號的反相信號控制的NM0S管(1011)的漏極相連的第二 NM0S管(1008)； 所述由第一輸入信號的反相信號控制的NM0S管(1011)的寬長比是所述與門中除了偏置管 (913)以外的其他M0S管的寬長比的兩倍；所述由第二輸入信號的反相信號控制的NM0S管 (1009)的寬長比是所述與門中除了偏置管(913)以外的其他M0S管的寬長比的兩倍。本方案中電流模邏輯門，可以實現輸入輸出負載匹配，實現信號的對稱傳輸。

圖1是現有技術中的鎖存器結構圖；圖2是專利號為US 6426194的美國專利中提出的與門結構圖；圖3是專利號為US0239370的美國專利中提出的與門結構圖；圖4是專利號為US 0125526的美國專利中提出的與門結構圖；圖5是實施例一中對稱輸入對稱輸出的鎖存器的結構圖；圖6是實施例二中對稱輸入對稱輸出的鎖存器的結構圖；圖7是實施例三中對稱輸入對稱輸出的鎖存器的結構圖；圖8是在理想對稱輸入情況下，輸入輸出負載不匹配情況下的輸出波形示意圖， 以及輸入輸出負載匹配情況下的輸出波形示意圖；圖9是實施例四中的與門的結構圖；圖10是實施例五中的或門的結構圖。
具體實施方式
針對上述latch、與、或3種邏輯門的不對稱性的問題，本實用新型提出一種改進的電流模邏輯門結構，輸出負載不平衡的問題，在輸出負載匹配方面進行改進，同時保證各 個輸入端所看到的輸入負載電容保持一致，從而實現輸入輸出負載匹配，使信號對稱地傳輸。
以下結合附圖和實施例對本專利作進一步的詳細說明。實施例一圖5是本實用新型提出的一種鎖存器結構，在圖1的基礎上進行了改進。圖5的鎖存器中，包括鎖存對管(505和506)，以及反相復位信號控制管(510)， 此反相復位信號控制管(510)的漏極與鎖存對管(505和506)的源極均相連。圖5的鎖 存器中，增加了漏極與鎖存器的反相輸出端(0UT-N)相連并且源極與反相復位信號控制管 (510)的源極相連并且寬長比(W/L)與鎖存器中復位信號(R)控制的M0S管(即508和 509)的寬長比相同的第一 M0S管(511)，還增加了漏極與鎖存器的反相輸出端(0UT-N)相 連并且源極與反相復位信號控制管(510)的源極相連并且寬長比(W/L)與鎖存器中復位 信號(R)控制的M0S管(即508和509)的寬長比相同的第二 M0S管(512)，還增加了串聯 分支電路，此串聯分支電路包括的連接節點依次為工作電壓正極(VDD)、同時連接所述第一 M0S管的柵極和第二 M0S管的柵極節點(C)、地。此串聯分支電路包含一端連接在工作電壓 正極(VDD)并且另一端連接在所述第一 M0S管和第二 M0S管的柵極的第一電阻，包含一端 連接在地另一端連接在所述第一 M0S管和第二 M0S管的柵極的第二電阻。圖5的結構中通過調整電阻516和517的大小使該電平等于差分復位信號擺幅的 最低電平。功能上由于511和512的柵極接電平是差分復位信號擺幅的最低電平，在這個電 平上M0S管511和512是一直關斷的，不會對原來的電路功能產生影響，同時它們可以抵消 由M0S管508和509所導致的輸出不匹配。這種匹配方式較柵極直接接地或者VDD的方式 更好，因為M0S管511和512的柵處于差分復位信號R與R_N的擺幅的最低電平上，能最大 程度地匹配由M0S管508和509所引入的負載不平衡。實施例二圖6是本實用新型提出的一種鎖存器結構，在圖1的基礎上進行了改進。圖6的鎖存器中，包括讀入差分對管(603和604)，以及漏極與讀入差分對管的源 極均相連的第一反相復位信號控制管(609)，還包括鎖存對管(606和607)以及漏極與鎖存 對管的源極均相連的第二反相復位信號控制管(612)。圖6的鎖存器中，增加了漏極與鎖存 器的反相輸出端(0UT-N)相連并且源極與第一反相復位信號控制管(609)的漏極相連的第 一 M0S管(605)；還增加了漏極與所述鎖存器的反相輸出端(0UT-N)相連并且源極與第二 反相復位信號控制管(612)的漏極相連的第二 M0S管(608)；并且，第一反相復位信號控制 管的寬長比是鎖存器中復位信號控制的M0S管(610和611)的寬長比的兩倍；第二反相復 位信號控制管的寬長比是鎖存器中復位信號控制的M0S管(610和611)的寬長比的兩倍。功能方面，由于所加的M0S管605由R信號控制，而M0S管609由R_N信號控制， 由于R與R_N不會同時導通，從而沒有電流流過M0S管605，所以功能上添加M0S管605和 608不會對電路原來的功能造成影響。這樣使得從OUT以及0UT_N所看到的負載相同。因 為此時從OUT看到的負載電容包括M0S管604、610、611、607的Cgd以及M0S管606的柵電 容，而從0UT_N看到的負載電容為M0S管603、605、606、608的Cgd以及M0S管607的柵電容。而輸入方面，R看到的電容為4*W*L*Cox，而R_N看的電容為2*2*W*L*Cox，所以能夠實 現輸入輸出負載的匹配。實施例三考慮到鑒頻鑒相器的D觸發器數據輸入端恒接邏輯“1”，針對這種情況可以采用 圖7所示的latch結構實現對稱輸入對稱輸出。如圖7所示，由于數據輸入端恒接邏輯“1”，D為高電平，D_N為低電平，使得原來 由D_N控制的M0S管處于常關狀態，從而在功能上可以把該管去掉。為了匹配輸出負載，使 M0S管(703)的寬長比變為原來的兩倍，也可以是變為復位信號(R)或反相復位信號(R_N) 控制的M0S管的寬長比的兩倍，這樣，從OUT看到的負載電容為M0S管707、708、705的三 個Cgd以及M0S管704的柵電容，而0UT_N看到的負載電容為M0S管703、704的Cgd以及 M0S管705的柵電容，由于M0S管703的尺寸增大為原來的兩倍，所以從輸出端看到的電容 匹配。圖8所示是示意性的對于差分輸入信號，如果輸入輸出負載不匹配所導致的輸出 波形不匹配。假如輸入是全差分的信號，但由于下級輸入電容不匹配，那么前級全差分信 號對后級的驅動能力就不是相同的，即使后級的輸出電容匹配也會導致最終的兩路信號不 是完全的差分信號，如圖803、804所示。相反，如果后級的輸入電容匹配但輸出電容不匹 配，就會導致后級信號的壓擺率slew rate不一致，從而最終的兩路信號也不是完全的差分 信號。非對稱的信號在高速SERDES中將會引入比較大的抖動，使得系統的性能指標下降。 只有后級電路輸入輸出電路匹配了，電路的最終輸出才有可能輸出期望的差分信號，如圖 805、806 所示。實施例四圖9是本實用新型提出的一種與門結構，在圖3部分基礎上進行了改進。圖9中的與門，輸入信號包括第一輸入信號(A)和第二輸入信號(B)，包括源極與 偏置管(913)的漏極相連的由第一輸入信號㈧的正相信號控制的NM0S管(911)，包括源 極與偏置管(913)的漏極相連的由第二輸入信號(B)的正相信號控制的NM0S管(909)。圖 9中的與門增加了漏極與此與門的反相輸出端(0UT_N)相連，柵極由第二輸入信號的反相 信號控制，并且源極與所述由第二輸入信號(B)的正相信號控制的NM0S管(909)的漏極相 連的第一匪OS管(905)；圖9中的與門還增加了漏極與此與門的反相輸出端(0UT_N)相連， 柵極由第一輸入信號的反相信號控制，并且源極與所述由第一輸入信號的正相信號控制的 NM0S管(911)的漏極相連的第二 NM0S管(908)。其中，所述由第一輸入信號的反相信號控 制的NM0S管(911)的寬長比是所述與門中除了偏置管(913)以外的其他M0S管的寬長比 的兩倍；所述由第二輸入信號的反相信號控制的NM0S管(909)的寬長比是所述與門中除了 偏置管(913)以外的其他M0S管的寬長比的兩倍。考慮功能方面，從美國專利US 0239370 A1可以知道，如果不考慮NM0S管905、908 的作用時，電路實現的是與門的功能，現考慮加上NM0S管905、908，由于B與B_N、A與A_ N是差分的信號，因此，無論A和B是什么電平，由NM0S管905、909串聯構成的支路以及由 NM0S管908、911串聯構成的支路總是關斷的，也就是NM0S管905和908的加入并不會對原 來的電路功能造成影響。性能方面，先考慮各個輸入端所驅動的負載電容為A驅動NM0S管 903、911，共 3*W*L*Cox，A_N 驅動 NM0S 管 904、908、912，共 3*W*L*Cox，B 驅動 NM0S 管 909、906，共 3*W*L*Cox，B_N 驅動 NM0S 管 905、907、910，共 3*W*L*Cox，所以，每一個差分輸入端 的輸入電容都為3*W*L*Cox，實現輸入負載匹配。考慮輸出負載電容方面0UT端看到的負 載電容為NM0S管904、910、907、912的Cgd，而從0UT_N端看到的負載電容為NM0S管903、 905,906,908的Cgd，由于上述各個匪OS管都是由A、A_N、B、B_N所驅動，而它們的共模電 平是一樣的，所以輸出負載的匹配方面要比采用VDD和GND驅動的負載管的匹配效果更好， 從而上述電路可以實現輸入輸出負載匹配，信號對稱傳輸的要求。上述電路只要把輸出的 差分信號位置交換，很容易實現與非的功能，從而成為與非門。實施例五圖10是本實用新型提出的一種或門結構，改進方式同理與圖9的與門改進方式。圖10中的與門，輸入信號包括第一輸入信號(A)和第二輸入信號(B)，包括源極 與偏置管(1013)的漏極相連的由第一輸入信號的反相信號(A_N)控制的NM0S管(1011)， 包括源極與偏置管(1013)的漏極相連的由第二輸入信號的反相信號(B_N)控制的NM0S管 (1009)。圖10中的或門增加了漏極與此或門的正相輸出端(OUT)相連，柵極由第二輸入信 號的正相信號控制，并且源極與所述由第二輸入信號的反相信號控制的NM0S管(1009)的 漏極相連的第一 NM0S管(1005)；圖10中的或門還增加了漏極與所述或門的正相輸出端相 連，柵極由第一輸入信號的正相信號控制，并且源極與所述由第一輸入信號的反相信號控 制的NM0S管(1011)的漏極相連的第二 NM0S管(1008)。其中，所述由第一輸入信號的反相 信號控制的NM0S管(1011)的寬長比是所述與門中除了偏置管(913)以外的其他M0S管的 寬長比的兩倍；所述由第二輸入信號的反相信號控制的NM0S管(1009)的寬長比是所述與 門中除了偏置管(913)以外的其他M0S管的寬長比的兩倍。本方案中電流模邏輯門，可以實現輸入輸出負載匹配，實現信號的對稱傳輸。輸入 輸出負載匹配的電流模邏輯門，在高速SERDES，尤其是高速鑒頻鑒相器等模塊中，將起到非 常關鍵的作用。當然，本實用新型還可有其他多種實施例，在不背離本實用新型精神及其實質的 情況下，熟悉本領域的技術人員當可根據本實用新型作出各種相應的改變和變形，但這些 相應的改變和變形都應屬于本實用新型所附的權利要求的保護范圍。
權利要求1.一種改進的電流模邏輯門，此電流模邏輯門為鎖存器，包括鎖存對管，以及反相復位 信號控制管，此反相復位信號控制管的漏極與所述鎖存對管的源極均相連，其特征在于，還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述反相復位信號控制管的 源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的寬長比相同的第一 MOS管；還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述反相復位信號控制管的 源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的寬長比相同的第二 MOS管；還包括連接節點依次為工作電壓正極、同時連接所述第一 MOS管的柵極和第二 MOS管 的柵極節點、地，包含一端連接在工作電壓正極并且另一端連接在所述第一 MOS管和第二 MOS管的柵極的第一電阻，包含一端連接在地另一端連接在所述第一 MOS管和第二 MOS管的 柵極的第二電阻，所述同時連接所述第一 MOS管的柵極和第二 MOS管的柵極節點輸出電壓 為所述鎖存器中差分復位信號的擺幅的最低電平的串聯分支電路。
2.一種改進的電流模邏輯門，此電流模邏輯門為鎖存器，包括讀入差分對管，以及漏極 與所述讀入差分對管的源極均相連的第一反相復位信號控制管，還包括鎖存對管以及漏極 與所述鎖存對管的源極均相連的第二反相復位信號控制管，其特征在于，還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述第一反相復位信號控制 管的漏極相連的第一 MOS管；還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述第二反相復位信號控制 管的漏極相連的第二 MOS管；所述第一反相復位信號控制管的寬長比是所述鎖存器中復位信號控制的MOS管的寬 長比的兩倍；所述第二反相復位信號控制管的寬長比是所述鎖存器中復位信號控制的MOS 管的寬長比的兩倍。
3.一種改進的電流模邏輯門，此電流模邏輯門為輸入信號為第一輸入信號(A)和第二 輸入信號(B)的與門，包括源極與偏置管(913)的漏極相連的由第一輸入信號的正相信號 控制的NMOS管(911)，包括源極與偏置管(913)的漏極相連的由第二輸入信號的正相信號 控制的NMOS管(909)；其特征在于，還包括漏極與所述與門的反相輸出端相連，柵極由第二輸入信號的反相信號控制，并 且源極與所述由第二輸入信號的正相信號控制的NMOS管(909)的漏極相連的第一 NMOS管 (905)；還包括漏極與所述與門的反相輸出端相連，柵極由第一輸入信號的反相信號控制，并 且源極與所述由第一輸入信號的正相信號控制的NMOS管(911)的漏極相連的第二 NMOS管 (908)；所述由第一輸入信號的反相信號控制的NMOS管(911)的寬長比是所述與門中除了偏 置管(913)以外的其他MOS管的寬長比的兩倍；所述由第二輸入信號的反相信號控制的NMOS管(909)的寬長比是所述與門中除了偏 置管(913)以外的其他MOS管的寬長比的兩倍。
4.一種改進的電流模邏輯門，此電流模邏輯門為輸入信號為第一輸入信號(A)和第二 輸入信號(B)的或門，包括源極與偏置管(1013)的漏極相連的由第一輸入信號的反相信號 控制的NMOS管(1011)，包括源極與偏置管(1013)的漏極相連的由第二輸入信號的反相信 號控制的NMOS管(1009)；其特征在于，還包括漏極與所述或門的正相輸出端相連，柵極由第二輸入信號的正相信號控制，并 且源極與所述由第二輸入信號的反相信號控制的NMOS管(1009)的漏極相連的第一 NMOS 管(1005)；還包括漏極與所述或門的正相輸出端相連，柵極由第一輸入信號的正相信號控制，并 且源極與所述由第一輸入信號的反相信號控制的NMOS管(1011)的漏極相連的第二 NMOS 管(1008)；所述由第一輸入信號的反相信號控制的NMOS管(1011)的寬長比是所述與門中除了偏 置管(913)以外的其他MOS管的寬長比的兩倍；所述由第二輸入信號的反相信號控制的NMOS管(1009)的寬長比是所述與門中除了偏 置管(913)以外的其他MOS管的寬長比的兩倍。
專利摘要本實用新型公開了一種改進的電流模邏輯門，其中一種電流模邏輯門為鎖存器、與門、或門。鎖存器中包括鎖存對管，以及反相復位信號控制管，此反相復位信號控制管的漏極與所述鎖存對管的源極均相連，還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述反相復位信號控制管的源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的寬長比相同的第一MOS管；還包括漏極與所述鎖存器的反相輸出端相連并且源極與所述反相復位信號控制管的源極相連并且寬長比與所述鎖存器中復位信號控制的MOS管的寬長比相同的第二MOS管。本方案中電流模邏輯門，可以實現輸入輸出負載匹配，實現信號的對稱傳輸。
文檔編號H03K19/20GK201789487SQ20102051877
公開日2011年4月6日 申請日期2010年9月3日 優先權日2010年9月3日
發明者廖健生, 黃志敏 申請人:中興通訊股份有限公司