專利名稱：A/d轉換器、固態圖像捕捉裝置和電子信息設備的制作方法
技術領域：
本發明涉及A/D轉換器、固態圖像捕捉裝置、和電子信息設備，更具體而言，涉及 用于將模擬信號轉換成數字數據的A/D轉換器、包括該A/D轉換器的固態圖像捕捉裝置、和 包括在其中使用的該固態圖像捕捉裝置的電子信息設備。本發明基于列并行A/D轉換器的 底層技術，其中，為每個列布置了采樣保持部和比較部，并且其被用于CCD和CMOS圖像傳感 器、近紅外和遠紅外圖像傳感器等，其中，將用于將能量轉換成電子的元件(包括光電轉換 元件)定義為一個單元像素，并且將多個像素布置成行列。
背景技術：
在包括新近的CMOS圖像傳感器的固態圖像捕捉裝置中，由于CMOS邏輯工藝與圖 像傳感器工藝的合并，可以在CMOS圖像傳感器芯片上裝配復雜模擬電路和數字電路以及 信號處理單元。此外，某些固態圖像捕捉裝置包括裝配在傳感器芯片上的A/D轉換器。特別是在固態圖像捕捉裝置中使用的A/D轉換器的架構包括列并行A/D轉換器的配置。列并行A/D轉換器是這樣一種A/D轉換器，其中，為被布置成行列的固態圖像捕捉 元件(在下文中稱為“像素”)的每個列提供A/D轉換器的實質部分(例如采樣保持部和比 較部)。此類A/D轉換器的有利之處在于其可以將轉換速率降低至用于一行的讀出速率以 減少其總功率消耗，并且容易增大讀出速率。在此類列并行A/D轉換器之中，一般使用具有使用斜坡波信號的系統的那些。在 10位精確度的分辨率的情況下，具有此系統的A/D轉換器使用其中以1024步長使斜坡波信 號的電平遞增(或遞減)，并且同時由計數器電路來執行正數(或倒數)計數以將比較器的 輸出被反相時的計數器值作為模擬像素信號的數字像素數據存儲在數字存儲器中，該比較 器用于將斜坡波信號電平與像素信號電平相比較。圖11是參考文獻1中描述的諸如CMOS圖像傳感器的固態圖像捕捉裝置的系統配置圖。圖11所示的固態圖像捕捉裝置200a包括多個像素200，其被布置成行列；垂直 解碼器電路201，其用于選擇每個像素行；采樣保持電路和比較電路部4A (在下文中也縮寫 為SHC電路部)，其用于對來自每個像素列的模擬像素信號進行采樣保持并將信號與斜坡 波形相比較；以及斜坡波發生電路202，其用于生成斜坡波形。固態圖像捕捉裝置200a還 包括計數器電路203，其用于生成N位計數值；數字存儲器電路(N位)206，其用于接收N 位計數值并依照來自SHC電路部4A的比較輸出將N位計數值存儲為對應于上述模擬像素 信號的數字像素數據；以及水平解碼器電路204，其用于控制數字存儲器電路206，以便連 續地輸出存儲在每個數字存儲器電路206中的數字像素數據。
另外，圖12是描述具有傳統技術的列并行A/D轉換器的圖示，其被包括在上述固 態圖像捕捉裝置中。圖12示出列并行A/D轉換器中的由電容和開關組成的采樣保持電路 和比較電路部以及組成像素的像素電路。到SHC電路部4A的輸入之一是來自像素的輸入信號Vpix，且另一輸入是來自斜 坡波發生電路202的輸出信號Vr。斜坡波發生電路202是用于生成將被與復位電平Vrst 與信號電平Vsig之間的電壓差ΔΥ相比較的斜坡波的電路，所述電壓差AV依照光的量而變。另外，像素200由像素電路4Β組成。像素電路4Β包括光電二極管PD，其用于對 入射光進行光電轉換；電荷積聚部(浮置擴散)FD，其用于積聚通過光電二極管PD進行的 光電轉換獲得的信號電荷；轉移晶體管Tt，其用于將信號電荷從光電二極管PD轉移到電荷 積聚部FD ；復位晶體管Tr，其連接在電源VD與電荷積聚部FD之間，用于使電荷積聚部FD 的電位復位至源電壓；放大晶體管Ta，其用于將電荷積聚部FD的電位放大；以及選擇晶體 管Ts，其連接在放大晶體管Ta與讀出信號線L (在下文中也稱為像素信號線)之間，用于選 擇像素。復位晶體管Tr的柵極被輸入像素復位信號RST，轉移晶體管Tt的柵極被輸入轉移 信號TX，并且選擇晶體管Ts的柵極被輸入水平線選擇信號SEL。讀出信號線L被提供給每個像素列，并連接到恒定電流源403。另外，被讀出信號 線L讀出的模擬像素信號被提供給充當采樣保持電路和比較電路的SHC電路部4A。如圖12所示，SHC電路部4A包括開關(SWl) 401a，其連接在SHC電路部4A的第 一節點N41與讀出信號線L之間；第一電容元件(Cl)402a，其連接在電路部的第一節點N41 與第二節點N42之間；第二開關(SW2)401b和第二電容元件(C2)402b，其串聯地連接在第 一節點N41與斜坡波形輸入節點Nr之間；比較電路400，其連接在第二節點N42與輸出節 點(CPOUT)Ncp之間；以及第三開關(SW3)401c，其與比較電路400并聯連接。由控制信號 Sffl至SW3控制第一至第三開關401a至401c接通和關斷。本文中的SHC電路部4A包括采樣保持電路4A1和比較電路4A2。采樣保持電路 4A1由兩個開關401a和401b以及兩個電容元件402a和402b組成。另外，比較部4A2由比 較電路400和第三開關401c組成。另外，在固態圖像捕捉裝置200a中，SHC電路部4A、數字存儲器電路206、計數器 電路203、以及斜坡波發生電路202組成A/D轉換器220a。這里應注意的是出于解釋的原因，由控制信號SWl至SW3來控制第一至第三開關 (Sffl至SW3)401a至401c且這些控制信號連同像素驅動信號一起從控制部210供應。接下來，將描述操作。圖13是示出用于驅動像素的各驅動信號SEL、RST和TX的電平變化；用于控制SHC 電路部(采樣保持電路和比較電路)4A的各控制信號SWl至SW3的電平變化；以及來自像 素的輸入信號Vpix的電壓變化的圖示。首先，在時間tl，水平線選擇信號SEL被接通，水平線選擇信號SEL是像素驅動信 號，并且同時，像素復位信號RST被接通。結果，像素的浮置擴散FD的電位電平被上拉至像 素電源VD，同時，像素信號Vpix的電壓、亦即連接到所選像素的讀出信號線L的電壓也增 大。接下來，在時間t2，用于控制像素信號Vpix到采樣保持電路的輸入的開關401a和比較電路的自動調零開關401c被各控制信號SWl和SW3接通。像素信號Vpix的電壓電平 由于接通這些開關時的饋通的影響而略有減小。在時間t3，像素復位信號RST被關斷，因此像素信號Vpix的電壓通過采樣保持電 路4A1中的第一采樣電容402a(電容值Cl)、讀出信號線L的附加電容、和由像素中的恒定 電流源和晶體管組成的源跟隨電路的放大運算穩定(settle)至像素的復位電平Vrst。在時間t4，比較電路的自動調零開關401c被關斷，因此在第一采樣電容402a中保 持用于像素的復位電平Vrst與用于比較電路的反相電平Vth之間的電壓差。在這里，比較 電路的反相電平Vth是比較電路的閾值電壓。接下來，在時間t5，像素的轉移柵極(轉移晶體管)Tt被接通，因此電荷從光電二 極管PD轉移到浮置擴散FD，并且浮置擴散FD的電壓減小。然而，在圖13所示的暗周期期 間，浮置擴散FD的電壓由于轉移柵極(轉移晶體管的柵極)和浮置擴散FD的電容耦合而 增大，并且像素信號Vpix的電壓同時增大。在時間t6，轉移柵極(轉移晶體管)Tr被截止，因此像素信號Vpix的電壓減小。 在時間t7，開關401b被接通，開關401b是用于控制采樣包括電路4A1的斜坡波信號Vr的 輸入，因此端子Nb’的電壓減小且像素信號Vpix的電壓同時減小，端子Nb’是連接到開關 401b的第二采樣電容402b的一個端子。在下文中，類似于上述復位采樣周期Trs，像素信號Vpix的電壓通過第二采樣電 容402b的電容值C2、讀出信號線L的附加電容、和由像素中的晶體管和恒定電流源組成的 源跟隨電路的放大運算而穩定至信號電平Vsig。在時間t8，開關401b被關斷，開關401a控制像素信號Vpix到采樣保持電路的輸 入，因此第二采樣電容402b被保持在像素信號電平Vsig與斜坡波的初始電平VrO之間的
電壓差。最后，在時間t9，水平線選擇信號SEL被關斷，水平線選擇信號SEL是像素驅動信 號，因此像素信號Vpix被增大而返回初始電壓電平。在此階段，觀察到比較電路400 (例如反相器(inverter))的輸入電壓Vin為Vin =Vrmp+(Vsig-VrO) - (Vrst-Vth)。在這里，Vrmp表示斜坡波形的電壓電平，并且VrO表示斜坡波形的初始電壓電平。當變換此等式時，可以獲得以下等式
Vin = Vth-(Vrst-Vsig) + (Vrmp-VrO)。亦即，比較電路400的輸入電壓Vin是閾值電壓Vth、其中在兩個時間點對輸入電 壓采樣的電位差-(Vrst-Vsig)、和參考電壓的變化寬度(Vrmp-VrO)的和。當在參考電壓的 變化寬度(Vrmp-VrO)與電位差(Vrst-Vsig)之間差是零，建立關系式Vin = Vth(閾值電 壓)且可以使比較電路的輸出反相。當在斜坡波形電壓的變化寬度(Vrmp-VrO)與電位差(Vrst-Vsig)之間差是零時， 意味著(Vrmp-VrO)-(Vrst-Vsig) =0，并且可以將其表示為(Vrst-Vsig) = (Vrmp-VrO)。當比較電路的輸出反相時，計數器電路203的計數值被鎖存在數字存儲器電路 206中。被鎖存在數字存儲器電路206中的計數器輸出被作為模擬像素信號的數字像素數 據從固態圖像捕捉裝置輸出。復位采樣周期Trs表示從開關401c被接通至其被關斷的時間段。信號采樣周期Tss表示從開關401b被接通至開關401a被關斷的時間段。在復位采樣周期Trs和信號采 樣周期Tss足夠長的情況下，列并行A/D轉換器中的采樣保持電路4A1在來自像素的輸入 信號(像素信號)Vpix穩定之后對電壓電平進行采樣。結果，變得可以在準確的暗和亮周 期對復位電壓與信號電壓的電壓差執行A/D轉換。相反，如圖13的時序圖所示，在對于傳統技術的A/D轉換器中的像素信號Vpix而 言復位采樣周期Trs和信號采樣周期Tss兩者均極短的情況下，在像素信號Vpix未被充分 穩定的同時在采樣保持電路4A1中執行像素信號Vpix的采樣。參考文獻1 日本特許公開No. 2000-28670
發明內容
在如上所述的上述傳統技術的情況下，直至來自像素的輸入信號Vpix穩定為止 的時間由以下各項來確定由像素中的晶體管和恒定電流源組成的源跟隨電路的放大運 算、相對于來自由未選擇像素表示的像素的輸入信號(Vpix)的寄生電容(負載電容)；以 及列并行A/D轉換器中的采樣保持電路中的每個采樣電容等。因此，為了在短時間段內穩定像素信號Vpix，存在某些選擇，諸如增大恒定電流源 的電流，減小像素側的由未選擇像素表示的負載電容，或減小采樣保持電路側的采樣電容 的電容值。如圖15所示，在增大恒定電流源的電流的情況下，像素信號Vpix的電壓電平的絕 對值在發光強度的整個范圍內減小，并且電壓電平的絕對值未減小至恒定電流源所需的電 壓范圍以下。這引起縮窄了能夠保證像素信號Vpix的采樣電平的線性度的電壓范圍的問題。圖15中的圖表(a)示出在恒定電流源的小電流的情況下像素信號電壓Vpix相對 于亮度的變化，而圖15中的圖表(b)示出在恒定電流源的大電流的情況下像素信號電壓 Vpix相對于亮度的變化。圖15中的電位差(d)示出恒定電流源所需的像素信號線的電壓 范圍。在恒定電流源的大電流的情況下，像素信號電壓Vix相對于亮度的實際變化具有如 圖15中的虛線圖表(c)所示的特征。在發光強度大于某一值的區域中，像素信號電壓Vpix 不隨著發光強度的變化而變化，所述變化擾亂線性度。日本特許公開No. 引入了用于依照各種驅動模式切換恒定電流源的 電流值的技術。此技術用于在快速讀出模式下將恒定電流源設置為大的電流量以在短時間段內 穩定像素信號，并用于在慢速讀出模式下將恒定電流源設置為小的電流量以在長時間段內 穩定像素信號。然而，在該技術中，不可能以快速的速率讀出像素信號并同時使恒定電流源 的電流值保持為低。此外，發生另一問題，其中，熱噪聲(kT/C噪聲)由于因電流消耗的增大導致的熱 而增大。在采樣電容的電容值在上述采樣保持電路側減小的情況下，也發生問題，其中，kT/ C噪聲增大而影響圖片質量。同時，作為用于減小上述像素側的由未選擇像素表示的負載電容的方法的示例， 日本特許公開No. 引入了一種用于用將一列像素的負載分成兩列并提供用于 選擇兩列中的任何一個的開關的配置使負載電容減半的技術。然而，對于在該公開中披露的技術，需要通過使相鄰像素沿行或列方向移位來布置相鄰像素。結果，雖然像素信號的讀 取速率增大且其幀速率得到改善，但新出現新的弱點，其中，增大了布局面積以便獲得所需 的像素數目。除上述問題之外，存在關于以快速的速率讀取像素信號的另一問題。來自像素的 輸入信號Vpix的復位電平(Vrst)與依照光量改變的其信號電平(Vsig)之間的電壓差 (AV)不依照光量準確地達到一個值。更具體而言，根據在前一時刻讀出的像素的光量，在圖12中第一電容器402a的一 個端子上的端子Na’(內部節點N41)的電壓和開關401b到第二電容器402b的連接端子 Nb’的電壓被保持處于在已在前一讀出中改變的電壓級中。因此，在當前讀出后，像素信號的初始電壓(電容器中的充電開始時的端子之間 的電壓)由于電容器中的不同電位之間的電荷共享而改變。因此，其穩定時間(settling time)改變，導致引起當在短時間段內執行采樣時不能保持精確的電壓電平的問題。在下文中，將詳細討論此問題。圖14是示出傳統技術中的像素信號Vpix的詳細波形的圖示。在圖14中，波形(A’ )表示前一像素讀出在暗周期期間且當前像素讀出也在暗周 期期間的情況的波形。此外，圖14中的波形(B’ )表示前一像素讀出在亮周期期間且當前 像素讀出在暗周期期間的情況的波形。當將像素信號Vpix的波形(A’ )和(B’ )相互比 較時，波形(B’ )的電壓在復位電平Vrst的采樣期間和信號電平Vsig的采樣期間均較低， 這意味著穩定在前一像素讀出是在亮時間期間的情況下或多或少是更好的。此外，當存在 復位采樣周期的穩定與信號采樣周期的穩定之間的差別時，電壓差(Δν)在波形(Α’ )和 (B’ )的每種情況下是不同的，這由于A/D轉換而導致不同的數字值，即使當前像素讀出是 在具有相同光量的暗周期期間。類似地，在圖14中，波形(C’ )表示前一像素讀出是在暗周期期間且當前像素讀 出是在亮周期期間的情況的波形。波形(D’ )表示前一像素讀出是在亮周期期間且當前像 素讀出也在亮周期期間的情況的波形。當將像素信號Vpix的波形(C’)和(D’)相互比較 時，波形(D’ )的電壓在復位電平Vrst的采樣期間和信號電平Vsig的采樣期間均較低，這 意味著穩定在前一像素讀出是在亮時間期間的情況下或多或少地更好。此外，當在復位采 樣周期的穩定與信號采樣周期的穩定之間存在差別時，電壓差(Δν)在波形(C’ )和(D’ ) 的每種情況下是不同的，這由于A/D轉換而導致不同的數字值，即使當前像素讀出是在與 前一像素讀出的相同光量的亮周期期間。從圖像傳感器的最初目的的觀點出發，上述問題是要解決的本質問題，圖像傳感 器通過像素信號Vpix的電壓值準確地將光轉換成數字值。本發明意圖解決上述傳統問題。本發明的目的是提供一種固態圖像捕捉裝置，其 能夠縮短復位電平的采樣周期和信號電平的采樣周期以縮短總像素讀出周期，從而以快的 幀速率準確地對光執行A/D轉換，而不大幅度地增大相對于傳感器芯片的面積并同時保持 低噪聲圖片質量；以及包括在其中使用的該固態圖像捕捉裝置的電子信息設備。根據本發明的A/D轉換器包括比較部，其用于將模擬輸入信號的電壓電平與遞增 地改變恒定電壓范圍的斜坡波信號的電壓電平相比較，以便基于比較部的比較結果將模擬 輸入信號的電壓電平轉換成數字數據，并且該A/D轉換器還包括采樣保持部，其包括作為采樣電容元件的至少一個電容元件，并被配置為使得當模擬輸入信號被施加于采樣電容元 件的端子時，由采樣電容元件對模擬輸入信號的電壓電平進行采樣保持，其中，所述采樣保 持部向采樣電容元件的端子施加穩定促進電壓以便促進穩定化，其中在向采樣電容元件的 端子施加模擬輸入信號時使采樣電容元件的端子的電位電平朝著預定電壓穩定，從而實現 上述目的。優選地，在根據本發明的A/D轉換器中，所述采樣保持部包括作為第一和第二采 樣電容元件的至少兩個電容元件，并被配置為使得當向第一采樣電容元件的端子施加模擬 輸入信號時由第一采樣電容元件對模擬輸入信號的第一電壓電平進行采樣保持，并且當向 第二采樣電容元件的端子施加模擬輸入信號時由第二采樣電容元件對模擬輸入信號的第 二電壓電平進行采樣保持；所述比較部被配置為將模擬輸入信號的第一電壓電平與第二電 壓電平之間的差電壓電平與斜坡波信號的電壓電平相比較；通過對差電壓電平執行A/D轉 換來獲得數字數據；并且當向采樣保持部的第一和第二采樣電容元件中的至少一個的端子 施加模擬輸入信號時，向至少一個采樣電容元件的端子施加穩定促進電壓，以便促進采樣 電容元件的至少一個端子的電位電平變得穩定。更優選地，在根據本發明的A/D轉換器中，所述模擬輸入信號是來自像素的模擬 像素信號，其組成固態圖像捕捉裝置并對來自對象的光執行光電轉換并輸出；以及所述模 擬輸入信號的第一電壓電平是復位電壓電平，其為像素的參考電位，并且所述模擬輸入信 號的第二電壓電平是通過像素中的光電轉換獲得的信號電壓電平。更優選地，在根據本發明的A/D轉換器中，當向采樣保持部的第一采樣電容元件 的端子施加模擬輸入信號時，作為穩定促進電壓的第一初始電壓被施加于第一采樣電容元 件的端子，以便促進第一采樣電容元件的端子的電位電平變得穩定至復位電壓電平。更優選地，在根據本發明的A/D轉換器中，當向采樣保持部的第二采樣電容元件 的端子施加模擬輸入信號時，作為穩定促進電壓的第二初始電壓被施加于第二采樣電容元 件的端子，以便促進第二采樣電容元件的端子的電位電平變得穩定至信號電壓電平。更優選地，在根據本發明的A/D轉換器中，當向采樣保持部的第一采樣電容元件 的端子施加模擬輸入信號時，作為穩定促進電壓的第一初始電壓被施加于第一采樣電容元 件的端子，以便促進第一采樣電容元件的端子的電位電平變得穩定至復位電壓電平；并且 當向采樣保持部的第二采樣電容元件的端子施加模擬輸入信號時，作為穩定促進電壓的第 二初始電壓被施加于第二采樣電容元件的端子，以便促進第二采樣電容元件的端子的電位 電平變得穩定至信號電壓電平。更優選地，在根據本發明的A/D轉換器中，所述采樣保持部是用于保持將被轉換 成數字數據的模擬輸入信號的電壓電平和以對應于數字數據中的位數的步長遞增地發生 電平變化的斜坡波信號電壓的采樣保持電路。更優選地，在根據本發明的A/D轉換器中，所述比較部是用于僅取來自采樣保持 電路的輸出作為輸入以將該輸入與該部本身的閾值相比較的單輸入比較電路。更優選地，在根據本發明的A/D轉換器中，所述比較部是用于取來自采樣保持電 路的輸出和斜坡波信號電壓作為輸入的雙輸入比較電路。更優選地，在根據本發明的A/D轉換器中，第一采樣電容元件的第一端子是比較 部的輸入節點，并且所述采樣保持部包括連接在向其施加作為穩定促進電壓的第一初始電壓的第一初始電壓端子與第一采樣電容元件的第二端子之間的第一開關。更優選地，在根據本發明的A/D轉換器中，施加于第一采樣電容元件的第二端子 的穩定促進電壓具有非常接近于第一電壓電平的電壓值，模擬輸入信號的電壓電平朝著所 述第一電壓電平過渡地穩定化。更優選地，在根據本發明的A/D轉換器中，第一開關的接通周期被控制為使得當 第一采樣電容元件的第二端子的電壓電平變成非常接近于第一電壓電平的電壓值時關斷 第一開關，模擬輸入信號的電壓電平朝著所述第一電壓電平過渡地穩定化。更優選地，在根據本發明的A/D轉換器中，第二采樣電容元件的第一端子是斜坡 波信號的輸入端子，并且所述采樣保持部包括連接在施加有模擬輸入信號的輸入端子與第 二采樣電容元件的第二端子之間的第二開關。更優選地，根據本發明的A/D轉換器還包括連接在施加有作為穩定促進電壓的第 二初始電壓的第二初始電壓端子與第二采樣電容元件的第二端子之間的第三開關。更優選地，在根據本發明的A/D轉換器中，所述第二初始電壓被設置為使得當第 二開關被接通時，第二采樣電容元件的第二端子的在電荷分布之后穩定的電壓電平變成非 常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓電平。更優選地，在根據本發明的A/D轉換器中，通過關斷第三開關來控制第三開關的 接通周期，以便當第二開關被接通時，第二采樣電容元件的第二端子的在電荷分布之后穩 定的電壓電平變成非常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓值。更優選地，在根據本發明的A/D轉換器中，用于向第一采樣電容元件的第二端子 施加第一初始電壓的第一初始電壓端子被固定在地電平。更優選地，在根據本發明的A/D轉換器中，用于向第一采樣電容元件的第二端子 施加第二初始電壓的第二初始電壓端子被固定在地電平。根據本發明的固態圖像捕捉裝置包括根據本發明的A/D轉換器，從而實現上述目 的。根據本發明的電子信息設備包括用于捕捉對象的圖像的圖像捕捉部，其中，所述 圖像捕捉部包括根據本發明的固態圖像捕捉裝置，從而實現上述目的。在下文中將描述本發明的功能。在本發明中，僅僅通過向傳統技術的列并行A/D轉換器新添加兩個信號線和三個 開關的元件，就可以在與通過附加電容和源跟隨放大運算使其穩定的建立時間(setting time)相比急劇縮短的時間段內執行穩定(settle)。結果，可以縮短用于像素信號的讀出 周期，從而在防止由于熱噪聲而引起的像素質量的降低的同時改善幀速率。也就是說，在本發明中，A/D轉換器保持將被轉換成數字數據的模擬輸入信號電壓 和以對應于數字數據中的位數的步長變化的斜坡波信號電壓，并基于兩個被保持電壓的比 較結果將模擬輸入信號電壓轉換成數字數據。該A/D轉換器包括用于采樣保持模擬輸入信 號的電壓電平的采樣電容元件，以便A/D轉換器能夠通過向采樣電容元件施加預定初始電 壓以使其促使采樣電容元件中的模擬輸入信號的電壓電平的穩定來在短時間段內用采樣 電容元件執行電壓電平的穩定。在本發明中，在組成所述A/D轉換器的采樣保持電路中，將施加于采樣電容元件 的初始電壓設置為非常接近于被采樣電容元件保持的第一電壓電平的電壓值，以便通過電容元件中的初始電壓的施加，強制地將模擬輸入信號的電壓電平設置為接近于將被保持的 第一電壓電平并隨后被穩定。也就是說，以快速的速率對要保持的第一電壓電平進行穩定 化。因此，即使采樣保持電路在短時間段內對模擬輸入信號的電壓電平進行采樣，也精確地 對第一電壓電平進行采樣。在本發明中，將第一開關的接通周期設置為可變的，該接通周期用于向第一采樣 電容元件施加第一初始電壓，并控制第一開關在第一采樣電容元件的施加有初始電壓的端 子的電壓電平處于非常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓值時被 關斷。由此，實現最優化以在較短時間段內對模擬輸入信號的第一電壓電平進行采樣保持。在本發明中，包括用于采樣保持模擬輸入信號的第二電壓電平的第二采樣電容元 件，還包括用于向電容元件施加模擬輸入信號的第二開關。由此，可以獨立地向第一采樣電 容元件和第二采樣電容元件施加模擬輸入信號。在本發明中，包括用于向第二采樣電容電壓施加第二初始電壓的第三開關。由此， 可以用第二初始電壓來促使第二采樣電容元件中的第二電壓電平的穩定。在本發明中，當第二開關被接通時，第二采樣電容元件的施加有模擬輸入信號的 端子的電壓電平是非常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓值，該端 子的電壓電平在電荷分布之后穩定。因此，當第二開關被接通時，第二采樣電容元件的施加有模擬輸入信號的端子的 電壓電平被設置為接近于第一電壓電平并隨后被穩定。也就是說，以快速的速率對第一電 壓電平進行穩定化。因此，即使采樣保持電路對模擬輸入信號的第二電壓電平進行采樣的 周期是短的，也可以精確地對第二電壓電平進行采樣。在本文中提及的第二電壓電平被定 義為等于或低于第一電壓電平的電壓電平。在本發明中，將用于接通第三開關的周期設置為是可變的并控制第三開關的接通 周期，以便當第二開關接通時，施加有模擬輸入信號的第二采樣電容元件的端子的電壓變 成非常接近于過渡地穩定的第一電壓電平的電壓值，并且當第二開關接通時，第二采樣電 容元件的端子的電壓電平在電荷分布之后穩定。由此，可以進行最優化以在較短的時間段 內對模擬輸入信號的第二電壓電平進行采樣保持。在本發明中，用于相對于第一采樣電容元件的施加有模擬輸入信號的端子施加第 一初始電壓的端子被固定于地，因此不需要從外面施加第一初始電壓。結果，不需要用于第 一初始電壓的參考電壓發生電路，從而實現了減少功率消耗和減小A/D轉換器的布局面積 的效果。在本發明中，用于相對于第二采樣電容元件的施加有模擬輸入信號的端子施加第 二初始電壓的端子固定于地，從而使得與以上說明類似，不需要從外面施加第二初始電壓。 結果，不需要用于第二初始電壓的參考電壓發生電路，從而實現了減少功率消耗和減小A/D 轉換器的布局面積的效果。根據本發明，可以獲得A/D轉換器，其能夠縮短復位電平和信號電平中的每一個 的采樣周期以縮短總像素讀出周期并以快速的幀速率精確地對光執行A/D轉換，而不大幅 度地增大相對于傳統技術的傳感器芯片的面積，同時保持低噪聲圖片質量；由CMOS圖像傳 感器表示的固態圖像捕捉裝置，包括在其中使用的A/D轉換器；以及電子信息設備，其包括 在其中使用的固態圖像捕捉裝置。
在參照附圖來閱讀和理解以下詳細說明時，本領域的技術人員將清楚本發明的這 些及其它優點。


圖1是示出根據本發明的實施例1的包括A/D轉換器的CMOS圖像傳感器的系統 配置的圖示。圖2是示出根據本發明的實施例1的A/D轉換器中的采樣保持電路和比較電路部 以及像素的配置的圖示。圖3是使用時序圖來描述根據本發明的實施例1的像素和A/D轉換器的操作的圖
7J\ ο圖4是描述根據本發明的實施例1的A/D轉換器的圖示，其示出了從像素輸入到 采樣保持電路和比較電路部的輸入信號的詳細波形。圖5是描述根據本發明的實施例1的A/D轉換器的圖示，其示出用于施加用于像 素復位電平的初始電壓的控制信號的時序與像素信號的波形之間的關系。圖6是描述根據本發明的實施例1的A/D轉換器的圖示，其示出用于施加用于像 素信號電平的初始電壓的控制信號的時序與像素信號的波形之間的關系。圖7是示出根據本發明的實施例2的包括A/D轉換器的CMOS圖像傳感器的系統 配置的圖示。圖8是描述根據本發明的實施例2的固態圖像捕捉裝置中的A/D轉換器的圖示， 其示出A/D轉換器中的采樣保持電路和比較電路部以及像素的配置。圖9是使用時序圖來描述根據本發明的實施例2的A/D轉換器的操作的圖示。圖10是示意性地示出作為本發明的實施例3的電子信息設備的示例性配置的方 框圖，其包括在其圖像捕捉部中使用的根據實施例1或2的固態圖像捕捉裝置。圖11是示出包括傳統A/D轉換器的CMOS圖像傳感器的系統配置的圖示。圖12示出傳統A/D轉換器中的采樣保持電路和比較電路部的配置的圖示。圖13是使用時序圖來描述傳統A/D轉換器的操作的圖示。圖14是示出傳統A/D轉換器中的從像素輸入到采樣保持電路和比較電路部的輸 入信號的詳細波形的圖示。圖15是示出光量與信號采樣電平之間的典型關系的線性度的圖示。
具體實施例方式在下文中，將參照附圖來描述本發明的實施例。也就是說，將描述根據本發明的實施例的A/D轉換器和包括該A/D轉換器的固態 圖像捕捉裝置。(實施例1)圖1是描述根據本發明的實施例1的包括A/D轉換器的CMOS圖像傳感器的系統 配置的圖示。圖2是示出根據本發明的實施例1的A/D轉換器中的采樣保持電路和比較電 路部以及像素的配置的圖示。請注意，在下文描述的實施例1和其它實施例中，除非需要特別說明，否則開關、比較電路和數字存儲器電路將變成圖中所示的模型。此外，不用說，本發明的實施例將限于 在下文中說明的CMOS圖像傳感器的示例性配置。根據實施例1的CMOS圖像傳感器IOOa包括多個像素100，其被布置成行列；垂 直解碼器電路101，其用于選擇布置成行列的該多個像素100的像素行；以及斜坡波發生電 路102，其用于生成用于A/D轉換的斜坡波信號(Vr)。在這里，示出3行X4列的布置作為 該多個像素的布置；然而，在這種布置中為了說明的原因和簡化附圖而限制像素的數目。在 實際器件中，依照其使用沿水平方向和沿垂直方向來設置像素的數目。在根據實施例1的CMOS圖像傳感器IOOa中，每個像素100由像素電路3B組成。 類似于傳統CMOS圖像傳感器200a，像素電路3B包括光電二極管PD，其用于對入射光進 行光電轉換；電荷積聚部(浮置擴散)FD，其用于積聚通過光電二極管PD進行的光電轉換 獲得的信號電荷；轉移晶體管Tt，其用于使得信號電荷從光電二極管PD轉移到電荷積聚部 FD ；復位晶體管Tr，其連接在電源VD與電荷積聚部FD之間，用于使電荷積聚部FD的電位 復位至源電壓；放大晶體管Ta，其用于將電荷積聚部FD的電位放大；以及選擇晶體管Ts， 其連接在放大晶體管Ta與讀出信號線(像素信號線)L之間，用于選擇像素。復位晶體管 Tr的柵極被輸入像素復位信號RST，轉移晶體管Tt的柵極被輸入轉移信號TX，且選擇晶體 管Ts的柵極被輸入水平線選擇信號SEL。另外，CMOS圖像傳感器100a包括采樣保持電路3A1，其由開關和電容元件組成； 參考電壓發生電路107，其用于生成被采樣保持電路3A1用來以快速的速率從像素讀出信 號的兩個參考電壓Vir和Vis ；比較電路300，其用于僅取來自采樣保持電路的輸出作為輸 入；數字存儲器電路106，其與N位兼容，用于在從比較電路300輸出的信號改變時存儲從N 位計數器電路103輸出的每個位信號的“高”或“低”的狀態；水平解碼器電路104，其用于 沿列方向選擇數字存儲器電路106 ；以及控制部110，其用于控制A/D轉換器120a和像素電 路3B。圖2是詳細地示出根據本發明的實施例1的A/D轉換器中的采樣保持電路和比較 電路部的圖示。圖2所示的根據實施例1的A/D轉換器中的采樣保持電路和比較電路部3A包括 用于采樣保持復位電平與信號電平之間的差電壓的采樣保持電路3A1，和用于將該差電壓 與斜坡波信號電平相比較的比較部3A2。在這里，采樣保持電路3A1由兩個電容元件302a和302b (在下文中，將各電容稱 為 Cl 和 C2)和五個開關(SWl) 301a、(SW2)301b、(SW4)301d、(SW5)301e 禾口 (SW6)301f (在 下文中，將各開關的控制信號稱為SW1、Sff2, Sff4, SW5和SW6)組成。另外，比較部3A2由 斬波器型單輸入比較電路300和用于使單輸入比較電路300的輸入和輸出短路的開關 (SW3) 301c (在下文中，將開關的控制信號稱為SW3)組成。也就是說，采樣保持電路3A1包括開關(第一開關)301a，其連接在第一內部節 點(Na端子)N31與讀出信號線L之間；電容器(第一采樣電容元件Cl) 302a，其連接在第 一內部節點N31與第二內部節點N32之間；開關(第二開關)301b，其連接在第一內部節點 N31與第三內部節點(Nb端子)N33之間；電容器(第二采樣電容元件C2)302b，其連接在第 三內部節點N33與斜坡波信號輸入端子NrO之間；開關(第六開關)301f，其連接在第三內 部節點N33與參考信號(第二參考信號)Vis的輸入端子Nr2之間；開關(第五開關)301e，其連接在第一內部節點N31與參考信號(第一參考信號)Vir的輸入端子Nrl之間；以及開 關(第四開關)301d，其連接在第三內部節點N33與讀出信號線L之間。比較部3A2還包括單輸入比較電路300，其連接在第二內部節點N32與比較輸出 節點Ncp之間；以及開關(第三開關)301c，其與比較電路300并聯地連接。由控制信號SWl至SW6來控制上述開關301a至301f的接通和關斷。在本文中的固態圖像捕捉裝置IOOa中，SHC電路部3A、數字存儲器電路106、計數 器電路103、斜坡波發生電路102和參考電壓發生電路107組成A/D轉換器120a。在這里，出于說明的原因，由控制信號SWl至SW6來控制第一至第六開關(SWl至 SW6) 301a至301f，并且這些控制信號是連同用于像素的驅動信號一起從控制部110提供 的。接下來，將描述操作。將參照圖3的時序圖來詳細描述圖2所示的采樣保持電路和比較電路部(SHC電 路部)3A的操作。首先，在時間tl，水平線選擇信號SEL被接通，水平線選擇信號SEL是像素驅動信 號，并且同時，像素復位信號RST被接通。結果，像素的浮置擴散(FD)的電位電平被上拉至 像素電源VD，并且同時，像素信號Vpix的電壓也增大。直至這一點，該操作與傳統技術的相 同。接下來，在時間t2，采樣保持電路3A1的用于控制像素信號Vpix的輸入的開關 (Sffl) 30Ia和比較部3A2的自動調零開關(SW3) 301 c被接通。此外，同時，用于施加用于像素 復位電平的初始電壓Vir的開關(SW5)301e和用于施加用于像素信號電平的初始電壓Vis 的開關(SW6)301f被同時接通。由于該點處的饋通的影響，像素信號Vpix的電壓略微減小。 在此點處減小的電壓的量比現有電路的大。由于像素電路側的像素復位信號RST的接通狀 態及開關(SWl) 301a和開關(SW5) 301e兩者的接通狀態，由通過使像素信號Vpix降低至用 于像素復位電平的初始電壓Vir的功能和同時發生的由源跟隨電路使像素信號Vpix穩定 的功能穩定的電壓來確定減小的電壓量。接下來，在時間t3，像素的復位信號RST被關斷，以便浮置擴散FD變成浮置狀態， 浮置擴散FD是像素的源跟隨電路的輸入。結果，像素信號Vpix經由開關SWl和SW5被急 劇地下拉至用于像素復位電平的初始電壓Vir。同時，使浮置擴散FD運行以由于像素信號 Vpix的電位電平和像素信號Vpix與浮置擴散FD之間的寄生電容而迅速地穩定。本文所述 的用于復位電平的初始電壓Vir被定義為略低于復位電平Vrst的電壓，在該電平下，像素 信號Vpix最終在復位電平讀出周期期間穩定。此外，在時間t4，開關(SW5) 30Ie被關斷。在這里，用開關控制信號SW5 (A)、SW5⑶ 和SW5(C)如圖5所示地改變用于施加用于像素復位電平的初始電壓Vir的開關(SW5)301e 的控制，并將用于將它們關斷的定時定義為ta、tb和tc。結果，像素信號Vpix在像素信號 Vpix的電平穩定在某一電平之前不久過渡地改變，如在各信號波形(Al)、(Bi)和(Cl)中 那樣。然而，當開關SW5在用信號波形(Bi)所示的關斷定時處被關斷的像素信號電壓 VpiX精確地等于像素復位電平Vrst時，開關SW5在比用信號波形(Bi)所示的關斷定時早 的定時處在信號波形(Al)中被關斷。結果，像素信號電壓Vpix逐漸地從較高電壓側變成將被穩定的像素復位電平Vrst。相反，當開關在比用信號波形(Bi)所示的關斷定時晚的定 時處在信號波形(Cl)中被關斷，像素信號電壓Vpix逐漸地從較低電壓側變成將被穩定的 像素復位電平Vrst。在任一種情況下，像素信號電壓Vpix被一次設置為接近于像素復位電平Vrst的 初始電壓并隨后穩定，從而在非常短的時間段內對像素復位電平Vrst進行穩定化。接下來，在時間t5，開關(SW6)301f被關斷，該開關用于向第二電容元件302b施加 用于像素信號電平的初始電壓Vi s。在圖3中，開關(SW6)301f的關斷比開關(SW5)301e的關斷定時晚，開關 (SW5)301e用于向第一電容302a的端子(Na端子)施加用于像素復位電平的初始電壓Vir。 然而，本發明不限于此。在開關(SW6)301f的接通周期期間，開關(SW2) 301b和開關(SW4) 301d處于關斷 狀態，開關(SW2) 301b用于控制斜坡波輸入的輸入且開關(SW4)301d用于控制在對像素信 號電平Vsig進行采樣的周期期間的像素信號Vpix的輸入。結果，其被設置為其中向端子 Nb施加用于像素信號電平的初始電壓Vis的狀態，端子Nb是第二采樣電容(C2)的一個端子。類似于上述開關(SW5)301e，通過用控制信號SW6(A2)、SW6(B2)和SW6 (C2)如圖6 所示地進行改變來執行用于施加用于像素信號電平的初始電壓Vis的開關(SW6)301f的接 通和關斷控制，并將用于由每個信號關斷開關(SW6)301f的定時定義為ta、tb和tc。也就 是說，改變以用于信號電平的初始電壓Vis對第二采樣電容(C2)302b充電的時間。隨后， 在時間t9，當開關SW4被接通且第二采樣電容的一個端子Nb與讀出信號線L短路時，像素 信號線的電位(像素信號)Vpix隨著各電壓波形(A2)、(B2)和(C2)過渡地改變。也就是說，在第六開關301f在用控制信號SW6(B)所示的定時處被關斷的情況下， 當開關(SW4) 301d隨后被接通時，將其定義為像素信號電壓Vpix精確地等于像素復位電平 Vrst的時間。如果這樣，則在比在電壓波形(B2)中早的定時處，在電壓波形(A2)中將該開 關關斷。因此，當開關(SW4)301d隨后被接通時，像素信號電壓Vpix從較高的電壓側穩定 至像素復位電平Vrst。相反，開關在比信號波形(B2)中的關斷定時晚的定時在信號波形 (C2)中被關斷，當開關(SW4)301d隨后被接通時，像素信號電壓Vpix逐漸地從較低電壓側 穩定至像素復位電平Vrst。在任一種情況下，像素信號電壓Vpix被一次設置為接近于像素復位電平Vrst的 初始電壓并隨后穩定，從而在非常短的時間段內對像素復位電平Vrst進行穩定化。稍后將 描述用于像素信號電平的上述初始電壓(Vis)的理想電壓值。接下來，在時間t6，開關SWl被關斷，隨后，比較電路的自動調零開關(SW3)301c 被關斷。結果，比較電路的反相電平(閾值)Vth與像素復位電平Vrst之間的電壓差 (Vrst-Vth)被保持在第一采樣電容(Cl) 302a中。另外，在時間t7，像素的轉移柵極(TX)被接通，使得電荷從光電二極管(PD)轉移 到浮置擴散(FD)且浮置擴散(FD)的電壓減小。然而，在圖3所示的暗周期的情況下，浮置 擴散(FD)的電壓由于轉移柵極(TX)與浮置擴散(FD)的電容耦合而增大，并且像素信號 Vpix的電壓同時增大。在時間t8，轉移柵極(TX)被關斷，使得像素信號Vpix的電壓減小。在時間t9，開關(SW4)301d被接通以便控制像素信號Vpix的輸入以對采樣保持電路的像素信號電平 Vsig進行采樣，使得作為連接到第四開關(SW4)301d的一個端子的端子Nb的電壓變成以下 等式(1)中所闡述的電壓(Vd)。 其中Vrst表示像素復位電平電壓；Vir表示用于像素復位電平的參考初始電壓(Vir ^ Vrst)；Vis表示用于像素信號電平的參考初始電壓；Vpix (t9)表示時間 t9 時的電壓 Vpix ( > Vrst)；Cpix表示開關SW4的像素輸入端子(Vpix)側的總負載電容；Cad表示開關SW4的端子Nb側的總負載電容；以及Vb表示緊接在開關SW4被接通之后的端子Nb的電壓。在上述等式(1)中，用Vrst取代Vb以便對用于像素信號電平的初始電壓Vis的等 式求解。當所確定的電壓值被定義為用于像素信號電平的初始電壓Vis時，像素信號Vpix 在開關(SW4)301d被接通時被設置為接近于像素復位電平Vrst的電壓。通常，由于像素側 的附加電容Cpix大于A/D轉換器側的附加電容，所以期望的是用于像素信號電平的初始電 壓Vis是接近于地(OV)的低電壓。請注意，嚴格地說，以上等式(1)中的初始電壓Vis是時間t9時的端子(Nb)處的 電壓。接下來，在時間tlO，在用于對像素信號電平Vsig進行采樣的周期期間，開關 (SW4) 301d被關斷，該開關用于控制像素信號Vpix的輸入。結果，斜坡波的初始電平VrO與 像素信號電平Vsig之間的電壓差(Vsig-VrO)被保持在第二采樣電容(C2)302b處。接下來，在時間tll，作為像素驅動信號的水平線選擇信號SEL被關斷，使得像素 信號Vpix返回其初始電壓電平。最后，在時間tl2，開關(SW2) 301b被接通，該開關用于控 制斜坡波信號的輸入，使得斜坡波信號Vr被經由A/D轉換器中的采樣保持電路3A1輸入到 比較部3A2，并且開始A/D轉換。請注意，與在傳統固態圖像捕捉裝置中類似地執行比較部3A2和存儲器電路中的
A/D轉換。在復位采樣周期Trs和信號采樣周期Tss是極短的時間的情況下，當將圖11所示 的傳統技術的A/D轉換器的時序圖與圖3所示的本發明的A/D轉換器的時序圖相比較時， 應理解的是，在本發明中，像素信號(Vpix)在極短的時間段內穩定。也就是說，在圖13所示的傳統技術的A/D轉換器的時序圖中，在復位采樣周期Trs 和信號采樣周期Tss均是極短的時間段的情況下，像素信號Vpix未充分穩定。與此相比， 在圖3所示的本發明的A/D轉換器的時序圖中，像素信號(Vpix)在極短的時間段內穩定。另外，在本發明的A/D轉換器的前述時序圖中(圖3)，由于在每個水平周期中重復 相同的操作，所以A/D轉換器的采樣保持電路3A1中的端子Na和端子Nb在每個像素讀出 周期中分別被設置為用于復位電平的初始電壓Vir和用于信號電平的初始電壓Vis。
因此，像素信號Vpix的變化不取決于在前一時刻讀出的像素的光量，但是該變化 準確地反映在當前時刻讀出的像素的光量。圖4是示出本發明的A/D轉換器的像素信號(Vpix)的詳細波形的圖示。在圖4中，波形(A)表示示出前一像素讀出是在暗周期期間且當前像素讀出也是 在暗周期期間的情況下的像素信號Vpix的變化的波形。此外，波形(B)表示前一像素讀出 是在亮周期期間且當前像素讀出是在暗周期期間的情況的波形。當將像素信號Vpix的波 形(A)和(B)相互比較時，其在復位電平Vrst的采樣和信號電平Vsig的采樣兩者中相互 對應。類似地，圖4中的波形(C)是示出前一像素讀出是在暗周期期間且當前像素讀出 是在亮周期期間的情況下的像素信號Vpix的變化的波形。此外，圖4中的波形(D)是示出 前一像素讀出是在暗周期期間且當前像素讀出是在亮周期期間的情況下的像素信號Vpix 的變化的波形。圖4中的波形(D)是示出前一像素讀出是在亮周期期間且當前像素讀出也 是在亮周期期間的情況下的像素信號Vpix的變化的波形。當將像素信號Vpix的波形(C)和⑶相互比較時，其在復位電平Vrst的采樣和 信號電平Vsig的采樣兩者中相互對應。更進一步地，開關(SW4) 301d在圖2所示的本發明的A/D轉換器的采樣保持電路 中的端子Nb被設置為用于信號電平的初始電位Vis的狀態下被接通，該初始電位Vis是非 常低的電壓，使得與傳統技術相比，即使在亮周期期間的操作中，穩定是適當的，并在短時 間段內對信號電平Vsig進行穩定化。因此，根據包括本發明的A/D轉換器的由CMOS圖像傳感器表示的固態圖像捕捉裝 置，可以實現一種圖像傳感器，其不僅能夠在短時間段內讀出像素信號Vpix，而且經由像素 信號Vpix的電壓值準確地以低噪聲將光轉換成數字值。在具有上述配置的實施例1中可以獲得以下效果。根據實施例1的A/D轉換器120a包括采樣保持部3A1，其用于保持將被轉換成數 字數據的模擬輸入信號電壓和以對應于數字數據中的位數的步長改變的斜坡波信號電壓； 比較部3A2，其用于僅取來自采樣保持部的輸出作為輸入以將其與其本身的反相電平(閾 值)比較；以及對應于位數的數字存儲器電路106，其用于取比較部的輸出作為輸入并在該 比較部的比較結果改變時存儲A/D轉換結果。該采樣保持電路包括用于對模擬輸入信號的 第一電壓電平進行采樣保持的第一電容元件302a，并且該電容元件的一個端子是比較部的 輸入端子N32。對于另一端子(Na)N31而言，提供了用于控制用于施加第一初始電壓的端子 Nrl與端子(Na)N31之間的連接的開關(SW5)301e。因此，可以執行用于端子(Na)N31的第 一初始電壓設定。另外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，被施加于 端子(Na)N31的用于復位電平的初始電壓Vir具有非常接近于第一電壓電平(復位電平) 的電壓值，模擬輸入信號的電壓電平過渡地穩定到該第一電壓電平。結果，通過向端子N31 施加初始電壓，端子的電壓被強制地設置為接近于第一電壓電平并隨后被穩定。也就是說， 當從像素信號線向端子(Na)N31施加模擬輸入信號時，端子(Na)N31的電位以快速的速率 穩定至第一電壓電平。因此，即使用于采樣保持部3A1對模擬輸入信號的第一電壓電平進 行采樣的周期Trs是短的，也精確地對第一電壓電平進行采樣。
另外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，開關 (SW5)301e被接通的周期被設定為是可變的，開關(SW5)301e用于控制用于向端子(Na)N31 施加電壓的周期。此外，控制開關(SW5)301e的接通周期使得開關(SW5)301e在端子(Na) N31的電壓變成非常接近于模擬輸入信號的第一電壓電平(復位電平)過渡地穩定的電壓 電平的電壓值時被關斷。由此，實現最優化以在較短的時間段內對模擬輸入信號的第一電 壓電平進行采樣保持。另外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，還包 括用于對模擬輸入信號的第二電壓電平(像素信號電平)進行采樣保持的第二電容元 件(C2) 302b，并且電容元件的一個端子NrO是斜坡波信號Vr的輸入端子。對于另一端子 (Nb)N33而言，提供了用于控制模擬輸入信號的輸入端子與端子(Nb)之間的連接的開關 (SW4)301d。由此，可以獨立地對前述端子(Na)N31和端子(Nb)N33執行電壓設定。另外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，對于端 子(Nb)N33而言，提供了用于控制用于施加第二初始電壓Vis的端子Nr2與端子(Nb)N33 之間的連接的開關SW6。由此，可以對端子(Nb)N33執行第二初始電壓設定。另外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，向端子 (Nb)N33施加用于信號電平的初始電壓Vis以便當開關SW4被接通時端子(Nb)N33的電壓 電平變成非常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓值，端子(Nb)N33 的電壓電平在電荷分布之后穩定。結果，端子(Nb)N33的電壓電平被設置為接近于第一電 壓電平并隨后在開關(SW4)301d被接通時穩定。也就是說，當開關(SW4)301d被接通時，端 子(Nb)N33的電壓電平以快速的速率穩定至第一電壓電平。因此，即使用于采樣保持部3A1 對模擬輸入信號的第二電壓電平進行采樣的周期Tss是短的，也可以精確地對第二電壓電 平進行采樣。本文所述的第二電壓電平被定義為等于或低于第一電壓電平的電壓電平。此外，在包括在根據實施例1的A/D轉換器120a中的采樣保持部3A1中，開關 (SW6)301f被接通的周期被設置為是可變的，開關(SW6)301f控制用于向端子(Nb)N33施加 電壓的周期。此外，控制開關(SW6)301f的接通周期使得當開關(SW4)301d在時間t9被接 通時，在電荷分布之后穩定的端子(Nb)N33的電壓電平變成非常接近于過渡地穩定的第一 電壓電平的電壓值。由此，可以實現最優化以在較短的時間段內對模擬輸入信號的第二電 壓電平進行采樣保持。(實施例2)圖7是描述根據本發明的實施例2的固態圖像捕捉裝置的圖示，示出了組成固態 圖像捕捉裝置中的A/D轉換器的采樣保持電路和比較電路部的特定元件。圖8是描述根據 本發明的實施例2的固態圖像捕捉裝置中的A/D轉換器的圖示，示出了 A/D轉換器中的采 樣保持電路和比較電路部以及像素的配置。在根據實施例2的A/D轉換器中，以及進一步地在其中的采樣保持電路和比較電 路部(SHC電路部)12A中，采樣保持電路12A1包括兩個電容元件1202a和1202b (在下文 中，將其中的每一個稱為Cl和C2)；以及五個開關1201a、1201b、1201d、1201e和1201f (在 下文中，將各開關稱為SffU Sff2, Sff4, SW5和SW6)。另外，SHC電路部12A中的比較部12A2 包括斬波器型單輸入比較電路1200 ；以及開關1201c(在下文中稱為SW3)，其用于使單輸 入比較電路1200的輸入端和輸出端短路。
根據實施例2的A/D轉換器的采樣保持電路和比較電路部12A與采樣保持電路和 比較電路部3A(圖3)的不同之處在于被采樣保持電路用來快速地從像素讀出信號的兩個 參考電壓Vir和Vis在根據實施例2的A/D轉換器的情況下均被接地。這種配置帶來減小用于布置列并行A/D轉換器的面積的效果和減小芯片面積并 降低功率消耗的效果，因為不再需要使用生成圖1中的兩個參考電壓(Vir和Vis)的參考 電壓發生電路107，其中，示出了用于包括根據實施例1的A/D轉換器的CMOS圖像傳感器的 系統配置。作為根據實施例1的固態圖像捕捉裝置中的采樣保持電路和比較電路部3A的替 代，根據實施例2的固態圖像捕捉裝置使用采樣保持電路和比較電路部12A，其使用參考電 壓Vir和Vis作為地電壓。因此，根據實施例2的固態圖像捕捉裝置中的像素電路12B具有與根據實施例1 的固態圖像捕捉裝置IOOa中的像素電路3B相同的配置。另外，根據實施例2的固態圖像捕捉裝置中的采樣保持電路和比較電路部12A包 括開關1201a，其連接在第一內部節點附21與讀出信號線L之間；電容器(Cl) 1202a，其 連接在第一內部節點附21與第二內部節點附22之間；開關1201b，其連接在第一內部節點 附21與第三內部節點附23之間；電容器1202b，其連接在第三內部節點附23與斜坡波信號 輸入端子NrO之間；開關1201f，其連接在第三內部節點附23與地電位之間；開關1201e，其 連接在第一內部節點W21與地電位之間；以及開關1201d，其連接在第三內部節點W23與 讀出信號線L之間。另外，所述比較部包括單輸入比較電路1200，其連接在第二內部節點附22與比 較輸出節點Ncp之間；以及開關1201c，其與比較電路1200并聯連接。在本文中的固態圖像捕捉裝置IOOb中，A/D轉換器120b由SHC電路部12A、數字 存儲器電路106、計數器電路103、和斜坡波發生電路102組成。在這里，出于說明的原因，由控制信號SWl至SW6來控制第一至第六開關(SWl至 SW6) 1201a至1201f，并且這些控制信號是連同像素驅動信號一起從控制部110提供的。接下來，將參照圖9中的時序圖來詳細描述圖8所示的電路的操作。請注意，將僅關于與圖3所示的根據本發明實施例1的A/D轉換器的時序圖的不 同之處提供說明。在圖3所示的根據本發明的實施例1的A/D轉換器的時序圖中，用于控制采樣保 持電路的像素信號Vpix的輸入的開關(SWl)和比較電路的自動調零開關(SW3)在時間t2 被接通。另一方面，在圖9所示的根據本發明的實施例2的A/D轉換器120b的時序圖中， 開關(Sffl) 1201a和開關(SW3) 1201c在時間t4被接通。以上操作的原因是如果開關(SWl) 1201a在開關(SW5) 1201a被接通以便施加用于 復位電平的初始電壓Vir的周期期間被接通，則用于像素復位電平的初始電位Vir被接地 且像素信號Vpix將被設置為遠遠低于像素復位電平Vrst的電壓。也就是說，由于需要在開關(SW5)1201e被關斷之后接通開關(SWl) 1201a，所以用 于關斷開關1201a的定時被延遲到時間t4。由于像素的復位電平采樣周期在時間t4開始， 所以實際的時間段被縮短。在圖3所示的根據本發明的實施例1的A/D轉換器的時序圖中，由于像素信號Vpix與浮置擴散(FD)之間的寄生電容，不可能獲得快速地使浮置擴散(FD)穩定的功能和 由該功能提供的效果。另外，當用于控制像素信號Vpix的輸入的開關(SWl) 1201a在用于在時間t4對采 樣保持電路的像素復位電平Vir進行采樣的周期期間被接通時，第一采樣電容(Cl) 1202a 的一個端子(Na)N121的電壓變成如以下等式(2)所闡述的電壓(Va)，該端子被連接到開關 (Sffl)1201a。
” Cpix “.…、 CadVa = P 'VpixitA)^ .'Vir ... (2)
Cpix + CadCptx + CadVa ^ Vrst其中 Vrst表示像素復位電平電壓；Vir表示用于像素復位電平的參考初始電壓(Vir ^ Vrst)；Vis表示用于像素信號電平的參考初始電壓；Vpix (t4)表示時間 t4 時的 Vpix 的電壓(> Vrst)；Cpix表示開關SWl的像素輸入端子(Vpix)側的總負載電容；Cad表示開關SWl的端子Na側的總負載電容；以及Va表示緊接在開關SWl被接通之后的端子Na的電壓。在上述等式⑵中，用Vrst取代Va以對用于像素復位電平的初始電壓Vir的等式 求解。因此，在確定的電壓被定義為用于復位的初始電壓Vir的情況下，當開關(SWl) 1201a 被接通時，像素信號Vpix被設置為像素復位電平Vrst附近的電壓。通常，如前所述，由于像素側的附加電容Cpix大于A/D轉換器側的附加電容，所以 期望的是用于像素復位電平的初始電壓Vir是接近于地(OV)的低電壓，與用于像素信號電 平的初始電壓Vis類似。請注意，嚴格地說，以上等式(2)中的初始電壓Vir是時間t4時 的端子(Na)處的電壓。在具有上述配置的實施例2中，除實施例1的效果之外，還可以獲得以下效果。在包括在根據實施例2的A/D轉換器120b中的采樣保持電路12A1中，用于向端 子Na施加第一初始電壓的端子被固定于地。因此，不需要從外面施加第一初始電壓。結果， 不需要用于第一初始電壓的參考電壓發生電路，從而實現減少功率消耗并減小A/D轉換器 的布局面積的效果。另外，在包括在根據實施例2的A/D轉換器120b中的采樣保持電路12A1中，用于 向端子Nb施加第二初始電壓的端子被接地。因此，與以上說明類似，不需要從外面施加第 二初始電壓。結果，不需要用于第二初始電壓的參考電壓發生電路，從而實現減少功率消耗 和減小A/D轉換器的布局面積的效果。在實施例1和2中，雖然組成比較部的比較電路是用于僅取來自采樣保持電路的 輸出作為輸入以將其與其本身的反相電平(閾值)相比較的單輸入比較電路，但比較電路 不限于此。例如，組成比較部的比較電路可以是用于取來自采樣保持電路的輸出和斜坡波 信號作為輸入的雙輸入比較電路。另外，在實施例1和2中，雖然向第一和第二采樣電容元件提供初始電壓，但是可 以僅向第一和第二采樣電容元件中的任何一個提供初始電壓。也就是說，可以向第一采樣
20電容元件提供初始電壓(穩定促進電壓)Vir而不向第二采樣電容元件提供初始電壓(穩 定促進電壓)Vis。或者，還可以不向第一采樣電容元件提供初始電壓(穩定促進電壓)Vir， 但向第二采樣電容元件提供初始電壓(穩定促進電壓)Vis。此外，雖然在上述實施例1和2中未特別描述，但在下文中將描述具有圖像輸入設 備的電子信息設備。諸如數字照相機(例如數字攝像機和數字靜止照相機)、圖像輸入照相 機、掃描儀、傳真機和裝配有照相機的蜂窩電話設備等電子信息設備包括使用根據上述實 施例1和2的固態圖像捕捉裝置中的至少一個的圖像捕捉部。(實施例3)圖10是示意性地示出作為本發明的實施例3的電子信息設備的示例性配置的方 框圖，包括在其圖像捕捉部中使用的根據實施例1或2的固態圖像捕捉裝置。如圖10所示的根據本發明的實施例3的電子信息設備90包括根據本發明的實施 例1和2的固態圖像捕捉裝置中的任何一個作為用于捕捉對象的圖像捕捉部91。電子信 息設備90還至少包括以下各項中的任何一個存儲器部92 (例如記錄介質)，其用于在為 了進行記錄對通過圖像捕捉部捕捉獲得的高質量圖像數據執行預定信號處理之后對圖像 數據進行數據記錄；顯示部93 (例如液晶顯示設備)，其用于在為了進行顯示執行預定信號 處理之后在顯示屏(例如液晶顯示屏)上顯示此圖像數據；通信部94 (例如發送和接收設 備)，其用于在為了進行通信對圖像數據執行預定信號處理之后傳送此圖像數據；以及圖 像輸出部95，其用于打印(打出)并輸出(打印出)此圖像數據。如上所述，通過本發明的優選實施例的使用舉例說明了本發明。然而，不應僅僅基 于上述實施例解釋本發明。應理解的是應僅僅基于權利要求來解釋本發明的范圍。還應理 解的是本領域的技術人員能夠基于本發明的說明和來自本發明的詳述優選實施例的說明 的一般知識實現等效的技術范圍。此外，應理解的是在本說明書中引用的任何專利申請和 任何參考文獻應通過弓丨用以與在其中具體描述該內容相同的方式結合到本說明書中。工業實用性本發明可以應用于用于將模擬信號轉換成數字數據的A/D轉換器、包括該A/D轉 換器的固態圖像捕捉裝置、以及在其中使用該固態圖像捕捉裝置的電子信息設備的領域。 根據本發明，可以獲得由CMOS圖像傳感器表示的固態圖像捕捉裝置，其能夠縮短復位電 平和信號電平中的每一個的采樣周期以縮短總像素讀出周期并以快速的幀速率準確地對 光執行A/D轉換，而不大幅度增大其占用面積并同時保持低噪聲圖片質量；以及電子信息 設備，其包括在其中使用的固態圖像捕捉裝置。在不脫離本發明的范圍和精神的情況下本領域的技術人員將清楚并很容易實現 各種其它修改。因此，隨附權利要求的范圍并不意圖局限于本文所闡述的說明，而是應廣泛 地解釋權利要求。元件列表100,200像素100a, IOOb固態圖像捕捉裝置101,201垂直解碼器電路102,202斜坡波發生電路103,203計數器電路
104,204水平解碼器電路
105,205比較電路
106,206數字存儲器電路
107參考電壓發生電路
303,403,1203恒定電流源
3A，4A，12A采樣保持電路和比較電路部
300，400，1200比較電路
301a,301b,301c,
301d，301e，301f，
401a,401b,401c,
1201a,1201b,1201c,
1201d,1201e,1201f開關
302a,302b,402a,
402b,1202a,1202b電容元件
3A1,12A1采樣保持電路
3A2,12A2比較部
3B,12B像素電路
權利要求
一種A/D轉換器，包括用于將模擬輸入信號的電壓電平與遞增地改變恒定電壓范圍的斜坡波信號的電壓電平相比較的比較部，用于基于所述比較部的比較結果將模擬輸入信號的電壓電平轉換成數字數據，所述A/D轉換器還包括采樣保持部，其包括作為采樣電容元件的至少一個電容元件，并被配置為使得當模擬輸入信號被施加于采樣電容元件的端子時，由采樣電容元件對模擬輸入信號的電壓電平進行采樣保持，其中，所述采樣保持部向所述采樣電容元件的端子施加穩定促進電壓以便促進穩定化，在穩定化中，當模擬輸入信號被施加于采樣電容元件的端子時，采樣電容元件的端子的電位電平朝著預定電壓穩定。
2.如權利要求1所述的A/D轉換器， 其中所述采樣保持部包括作為第一和第二采樣電容元件的至少兩個電容元件，并被配置為 使得當向第一采樣電容元件的端子施加模擬輸入信號時由第一采樣電容元件對模擬輸入 信號的第一電壓電平進行采樣保持，并且當向第二采樣電容元件的端子施加模擬輸入信號 時由第二采樣電容元件對模擬輸入信號的第二電壓電平進行采樣保持；所述比較部被配置為將模擬輸入信號的第一電壓電平和第二電壓電平之間的差電壓 電平與斜坡波信號的電壓電平相比較；通過對所述差電壓電平執行A/D轉換來獲得數字數據；以及當向所述采樣保持部的第一和第二采樣電容元件中的至少一個的端子施加模擬輸入 信號時，向該至少一個采樣電容元件的端子施加穩定促進電壓，以便促進采樣電容元件的 該至少一個端子的電位電平變得穩定。
3.如權利要求2所述的A/D轉換器， 其中所述模擬輸入信號是來自像素的模擬像素信號，所述像素組成固態圖像捕捉裝置且其 對來自對象的光執行光電轉換并進行輸出；以及所述模擬輸入信號的第一電壓電平是復位電壓電平，其為像素的參考電位，并且所述 模擬輸入信號的第二電壓電平是通過像素中的光電轉換獲得的信號電壓電平。
4.如權利要求3所述的A/D轉換器，其中，當向所述采樣保持部的第一采樣電容元件的 端子施加模擬輸入信號時，作為穩定促進電壓的第一初始電壓被施加于第一采樣電容元件 的端子，以便促進第一采樣電容元件的端子的電位電平變得穩定至復位電壓電平。
5.如權利要求3所述的A/D轉換器，其中，當向所述采樣保持部的第二采樣電容元件的 端子施加模擬輸入信號時，作為穩定促進電壓的第二初始電壓被施加于第二采樣電容元件 的端子，以便促進第二采樣電容元件的端子的電位電平變得穩定至信號電壓電平。
6.如權利要求3所述的A/D轉換器，其中當向所述采樣保持部的第一采樣電容元件施加模擬輸入信號時，作為穩定促進電壓的 第一初始電壓被施加于第一采樣電容元件的端子以便促進第一采樣電容元件的端子的電 位電平變得穩定至復位電壓電平；以及當向所述采樣保持部的第二采樣電容元件的端子施加模擬輸入信號時，作為穩定促進 電壓的第二初始電壓被施加于第二采樣電容元件的端子，以便促進第二采樣電容元件的端子的電位電平變得穩定至信號電壓電平。
7.如權利要求2所述的A/D轉換器，其中，所述采樣保持部是用于保持要轉換成數字數 據的模擬輸入信號的電壓電平和以對應于數字數據中的位數的步長遞增地發生電平變化 的斜坡波信號電壓的采樣保持電路。
8.如權利要求7所述的A/D轉換器，其中，所述比較部是用于僅取來自所述采樣保持電 路的輸出作為輸入以將該輸入與該部本身的閾值相比較的單輸入比較電路。
9.如權利要求7所述的A/D轉換器，其中，所述比較部是用于取來自所述采樣保持電路 的輸出和所述斜坡波信號電壓作為輸入的雙輸入比較電路。
10.如權利要求7所述的A/D轉換器，其中，所述第一采樣電容元件的第一端子是所述 比較部的輸入節點，并且所述采樣保持部包括連接在將向其施加作為穩定促進電壓的第一 初始電壓的第一初始電壓端子與第一采樣電容元件的第二端子之間的第一開關。
11.如權利要求10所述的A/D轉換器，其中，施加于第一采樣電容元件的第二端子的穩 定促進電壓具有非常接近于第一電壓電平的電壓值，所述模擬輸入信號的電壓電平朝著該 第一電壓電平過渡地穩定。
12.如權利要求10所述的A/D轉換器，其中，所述第一開關的接通周期被控制為使得當 第一采樣電容元件的第二端子的電壓電平變成非常接近于第一電壓電平的電壓值時第一 開關被關斷，所述模擬輸入信號的電壓電平朝著該第一電壓電平過渡地穩定。
13.如權利要求7所述的A/D轉換器，其中，第二采樣電容元件的第一端子是斜坡波信 號的輸入端子，并且所述采樣保持部包括連接在施加有模擬輸入信號的輸入端子與第二采 樣電容元件的第二端子之間的第二開關。
14.如權利要求13所述的A/D轉換器，還包括連接在施加有作為穩定促進電壓的第二 初始電壓的第二初始電壓端子與第二采樣電容元件的第二端子之間的第三開關。
15.如權利要求14所述的A/D轉換器，其中，所述第二初始電壓被設置為使得當第二開 關被接通時，第二采樣電容元件的第二端子的在電荷分布之后穩定的電壓電平變成非常接 近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓電平。
16.如權利要求14所述的A/D轉換器，其中，通過關斷第三開關來控制第三開關的接通 周期，以便當第二開關被接通時，第二采樣電容元件的第二端子的在電荷分布之后穩定的 電壓電平變成非常接近于模擬輸入信號的過渡地穩定的第一電壓電平的電壓值。
17.如權利要求2所述的A/D轉換器，其中，用于向第一采樣電容元件的第二端子施加 第一初始電壓的第一初始電壓端子被固定于地電平。
18.如權利要求2所述的A/D轉換器，其中，用于向第二采樣電容元件的第二端子施加 第二初始電壓的第二初始電壓端子被固定于地電平。
19.一種包括如權利要求1所述的A/D轉換器的固態圖像捕捉裝置。
20.一種包括用于捕捉對象的圖像的圖像捕捉部的電子信息設備，其中，所述圖像捕捉 部包括如權利要求19所述的固態圖像捕捉裝置。
全文摘要
本發明涉及A/D轉換器、固態圖像捕捉裝置和電子信息設備。根據本發明的CMOS圖像傳感器包括采樣保持部(3A1)，其用于保持模擬輸入信號電壓和斜坡波信號電壓；以及比較部(3A2)，其用于取來自采樣保持部(3A1)的輸出作為輸入以將其與其本身的反相電平相比較，其中，當向采樣電容元件的端子施加模擬輸入信號時，采樣保持部(3A1)向采樣電容元件的端子施加穩定促進電壓，以便促進采樣電容元件的端子的電位電平變得穩定在預定電壓。
文檔編號H03M1/12GK101924555SQ20101020728
公開日2010年12月22日 申請日期2010年6月17日 優先權日2009年6月15日
發明者星野幸三 申請人:夏普株式會社