專利名稱:高頻信號抑制裝置的制作方法
技術領域:
本發明有關一種高頻信號抑制裝置,尤指一種防制電磁干擾(EMI)的高頻信號抑制裝置。
(2)背景技術一般在電子產品的設計上,為了達到能夠進軍世界的技術水準,主要關鍵之一即在于電磁相容性的性能優良與否;以歐、美、日來說,其制造廠商不但為此項技術的領導者,且均將其視為關鍵技術,因此其他國家的廠商難以外購方式取得。而在臺灣,由于投入防制電磁干擾的領域較晚、相關的研究亦少,不但使得技術較為落后,同時制作出來的產品在抵抗電磁干擾的表現上也無法與歐、美、日所生產出來的產品競爭。
所謂電磁相容性(Electromagnetic Compatibility,EMC)是指設備或系統在其電磁環境中能符合正常運轉的要求,并且不對其環境中的其他任何設備或系統產生無法忍受的電磁干擾信號。因此,EMC必須包括兩方面的要求一方面是指設備在正常運轉過程中對所在環境產生的電磁干擾不能超過一定的限值,即電磁干擾(Electromagnetic Interference,EMI);另一方面是指設備對所在環境中存在的電磁干擾具有一定程度的抗干擾能力,即電磁耐受性(ElectromagneticSusceptibility,EMS)。
會產生影響電磁相容性的干擾問題常見的有靜電干擾、電磁波干擾以及電源干擾等,而這些異常的干擾現象所造成的影響為,在正常運作的產品的電子電路上因感應或由外部載入一高能量的高頻信號,使得電子電路本身受影響而導致工作錯誤、或是結構上遭到破壞而無法正常運作。
普通為了防止高頻信號干擾、藉以增加產品的電磁耐受性,所應用的方法皆是在產品的電路外部加上一保護電路為主,該保護電路的結構隨著各家廠商而有所不同,然而基本上皆是以外加電阻或電容、甚至是以昂貴的雜波抑制電容來作設計,不但設計困難、生產良率受到影響,最重要的是生產成本的大幅增加,使得產品單價難以降低,造成廠商及所屬國家在國際競爭力上的損失。
(3)發明內容本發明的主要目的是設計一簡單的高頻信號抑制裝置,利用其將高頻信號濾除,從而保護電子產品不受電磁干擾,以增加電子產品的電磁耐受性(EMS)。
根據本發明一方面的一種高頻信號抑制裝置,包括一電阻,其一第一端是為該高頻信號抑制裝置的一輸入端;一第一電容,其一第一端連接于一高電壓,其一第二端連接于該電阻的一第二端;一第二電容,其一第一端連接于該第一電容及該電阻,其一第二端連接于一低電壓;以及一整形電路,其一輸入端連接于該第一電容、該電阻及該第二電容,其一輸出端是為該高頻信號抑制裝置的一輸出端;其中,該高頻信號抑制裝置是藉由該電阻、該第一電容、及該第二電容濾除由該高頻信號抑制裝置的該輸入端輸入的一信號的高頻部份,再經由該整形電路的整形,于該高頻信號抑制裝置的該輸出端輸出一邏輯信號。
根據上述構想,其中該電阻是選自一互補式金屬氧化物半導體(CMOS)的輸出阻抗、一金屬氧化物半導體(MOS)電阻、一傳輸門(Transmission Gate)、一多晶硅(Poly-Si)及一量子井(Quantum Well)其中之一。
根據上述構想,其中該第一電容及該第二電容是為該整形電路的一輸入寄生電容及一金屬氧化物半導體(MOS)電容其中之一。
根據上述構想,其中該整形電路是選自一史密特觸發(SCHMITT trigger)電路、一邏輯門(Logic Gate)及一比較器(Comparator)其中之一。
根據本發明另一方面的一種高頻信號抑制裝置,包括一濾波器,具有一輸入端;以及一整形電路,與該濾波器串聯,且該整形電路具有一輸出端;其中,該高頻信號抑制裝置是藉由該濾波器濾除由該輸入端輸入的一信號的高頻部份,再經由該整形電路的整形,于該輸出端輸出一邏輯信號。
根據上述構想,其中該濾波器是為一低通濾波器。
根據上述構想,其中該濾波器包括一電阻,其一第一端是為該濾波器的該輸入端,其一第二端連接于該整形電路的一輸入端;一第一電容,其一第一端連接于一高電壓,其一第二端連接于該電阻及該整形電路的該輸入端;以及一第二電容,其一第一端連接于該第一電容、該電阻及該整形電路的該輸入端,其一第二端連接于一低電壓。
根據上述構想,其中該電阻是選自一互補式金屬氧化物半導體(CMOS)的輸出阻抗、一金屬氧化物半導體(MOS)電阻、一傳輸門(Transmission Gate)、一多晶硅(Poly-Si)及一量子井(Quantum Well)其中之一。
根據上述構想,其中該第一電容及該第二電容是為該整形電路的一輸入寄生電容及一金屬氧化物半導體(MOS)電容其中之一。
根據上述構想,其中該整形電路是選自一史密特觸發(SCHMITT trigger)電路、一邏輯門(Logic Gate)及一比較器(Comparator)其中之一。
本發明得藉由下列附圖及詳細說明可獲得更深入的了解(4)
圖1是本發明一較佳實施例的高頻信號抑制裝置結構圖。
(5)具體實施方式
本發明用來解決電磁干擾問題的方法,是設計一個特殊結構的高頻信號抑制裝置,將其裝設于電子電路系統的時鐘信號端、邊緣觸發端或是輸出輸入端,用以過濾并抑制外來的干擾信號;另一方面,外來的干擾信號亦極可能干擾電子電路的系統電源,導致邏輯轉換點產生飄移,造成高頻雜訊的發生,以致系統出錯,因此本發明所提出的高頻信號抑制裝置,還須對于電源所產生的干擾也能有很強的防御力,這樣才能完全地克服高頻信號的干擾問題。
請參閱圖1,其為本發明一較佳實施例的高頻信號抑制裝置電路結構圖,其中,高頻信號抑制裝置1是由低通濾波器10以及整形電路11互相串聯所構成。而高頻信號抑制裝置1是藉由低通濾波器10濾除由高頻信號抑制裝置1的輸入端輸入的一信號的高頻部份,再經由整形電路11的整形,于高頻信號抑制裝置的一輸出端輸出一邏輯信號,以達到抑制高頻信號輸入的目的。
在本較佳實施例中,低通濾波器10的電路配置單元是電阻101以及電容102及103,如圖1的虛線方框內所示。其中,電阻101的輸入端即為高頻信號抑制裝置1的輸入端,其輸出端則與電容102及103以及整形電路11的輸入端相連接。另外,電容102還連接于高電壓VDD,電容103連接于低電壓VSS,同時整形電路11亦是藉由VDD與VSS之間的電位差而驅動。
當然,實際上把握住了電路設計的原則,其配置方式自然并不受到圖示的局限而可以作出種種變化,例如電阻101可以寄生在前一級的互補式金屬氧化物半導體(CMOS)的輸出阻抗中,或是利用金屬氧化物半導體(MOS)電阻、傳輸門(Transmission Gate)、多晶硅(Poly-Si)或是量子井(Quantum Well)來取代;而整形電路11較好的選擇當然是史密特觸發(SCHMITT trigger)電路,雖然邏輯門(Logic Gate)以及比較器(Comparator)也是可以利用的素材,不過效果上與史密特觸發電路比較起來就差了些;同樣地,電容102及103除了可以是整形電路11的輸入寄生電容外,金屬氧化物半導體(MOS)電容也是很好的代替物,要注意的是,電容102及103可以不必相同,只要其比較點相對于高電壓VDD變化的比例相近即可。
以下便分別就信號干擾及電源干擾兩方面來作本發明高頻信號抑制裝置運作的簡要說明(假設電阻101的阻值為R,電容102及103的電容值分別為C1及C2)。
(1)針對系統高頻時鐘信號及高頻輸入信號利用低通濾波器10濾除由輸入端進入的高頻信號,其時間常數為R*(C1+C2),接著進入整形電路11,使得輸出為一整形好的邏輯信號,其中,時間常數為R*(C1+C2)及整形電路11的比較點是用以設計所抑制的高頻頻率的抑制點。
(2)針對電源干擾利用低通濾波器10,配合電容102及103分別對VDD及VSS連接,使得由輸入端進入的電源雜訊可瞬間分配至整形電路11的輸入端,而其輸入端信號可以隨著邏輯轉換點同步飄移,這樣可避免因電源的高頻雜訊干擾整形電路11的邏輯轉換點所產生的高頻輸出。經過時間常數為R*(C1+C2)的低通濾波器10,接著進入整形電路11,使得輸出為一整形好的邏輯信號,其中,時間常數為R*(C1+C2)及整形電路11的比較點是用以設計所抑制的高頻頻率的抑制點。
綜上所述,本發明所提出的高頻信號抑制裝置是以簡單的電路設計來提升電子產品的電磁相容性的性能,不但成本低廉、效果亦佳,用來同時過濾電源高頻信號、時鐘高頻信號以及外來的高頻信號,以保護電子產品不受電磁干擾,提升產品的電磁耐受性(EMS)及穩定性,使得產品在設計時困難度降低,亦可減少外加的保護電路,確實對于生產成本的降低、產品性能以及制作公司競爭力的提升有顯著的助益。
權利要求
1.一種高頻信號抑制裝置,包括一電阻,其一第一端是為該高頻信號抑制裝置的一輸入端;一第一電容,其一第一端連接于一高電壓,其一第二端連接于該電阻的一第二端;一第二電容,其一第一端連接于該第一電容及該電阻,其一第二端連接于一低電壓;以及一整形電路,其一輸入端連接于該第一電容、該電阻及該第二電容,其一輸出端是為該高頻信號抑制裝置的一輸出端;其中,該高頻信號抑制裝置是藉由該電阻、該第一電容及該第二電容濾除由該高頻信號抑制裝置的該輸入端輸入的一信號的高頻部份,再經由該整形電路的整形,于該高頻信號抑制裝置的該輸出端輸出一邏輯信號。
2.如權利要求1所述的高頻信號抑制裝置,其特征在于該電阻是選自一互補式金屬氧化物半導體的輸出阻抗、一金屬氧化物半導體電阻、一傳輸門、一多晶硅、及一量子井其中之一。
3.如權利要求1所述的高頻信號抑制裝置,其特征在于該第一電容及該第二電容是為該整形電路的一輸入寄生電容及一金屬氧化物半導體電容其中之一。
4.如權利要求1所述的高頻信號抑制裝置,其特征在于該整形電路是選自一史密特觸發電路、一邏輯門及一比較器其中之一。
5.一種高頻信號抑制裝置,包括一濾波器,具有一輸入端;以及一整形電路,與該濾波器串聯,且該整形電路具有一輸出端;其中,該高頻信號抑制裝置是藉由該濾波器濾除由該輸入端輸入的一信號的高頻部份,再經由該整形電路的整形,于該輸出端輸出一邏輯信號。
6.如權利要求5所述的高頻信號抑制裝置,其特征在于該濾波器是為一低通濾波器。
7.如權利要求5所述的高頻信號抑制裝置,其特征在于該濾波器包括一電阻,其一第一端是為該濾波器的該輸入端,其一第二端連接于該整形電路的一輸入端;一第一電容,其一第一端連接于一高電壓,其一第二端連接于該電阻及該整形電路的該輸入端;以及一第二電容,其一第一端連接于該第一電容、該電阻及該整形電路的該輸入端,其一第二端連接于一低電壓。
8.如權利要求7所述的高頻信號抑制裝置,其特征在于該電阻是選自一互補式金屬氧化物半導體的輸出阻抗、一金屬氧化物半導體電阻、一傳輸門、一多晶硅及一量子井其中之一。
9.如權利要求7所述的高頻信號抑制裝置,其特征在于該第一電容及該第二電容是為該整形電路的一輸入寄生電容及一金屬氧化物半導體電容其中之一。
10.如權利要求5所述的高頻信號抑制裝置,其特征在于該整形電路是選自一史密特觸發電路、一邏輯門及一比較器其中之一。
全文摘要
本發明有關一種高頻信號抑制裝置,它包括一濾波器,具有一輸入端;以及一整形電路,與該濾波器串聯,且該整形電路具有一輸出端;其中,該高頻信號抑制裝置是藉由該濾波器濾除由該輸入端輸入的一信號的高頻部分,再經由該整形電路的整形,于該輸出端輸出一邏輯信號。
文檔編號H03H7/01GK1599242SQ0315942
公開日2005年3月23日 申請日期2003年9月17日 優先權日2003年9月17日
發明者陳俊雄 申請人:盛群半導體股份有限公司