專利名稱：一種能抑制時鐘低頻漂移的數字鎖相環方法
技術領域：
本發明涉及通訊傳輸領域的時鐘鎖相環，尤其是涉及需要抑制時鐘低頻漂移場合的數字鎖相環。
數字鎖相環是任何通訊傳輸領域必不可少的工具，它基于鎖相環路的同步原理，采用數字方式，跟蹤一個輸入參考時鐘源，輸出時鐘和輸入時鐘經過相位(頻率)比較后，得出一個相差(頻率差)值，再經過低通濾波算法，去控制壓控振蕩器(VCXO)，最終使得輸出時鐘和輸入時鐘嚴格保持同頻。
一般的數字鎖相環都包括數字鑒相器、低通濾波器和壓控振蕩器三部分。數字鑒相器檢測輸入時鐘源和輸出時鐘的相位差，低通濾波器根據數字鑒相器的檢測結果經過低通濾波算法得出一個控制值，控制壓控振蕩器后輸出時鐘。低通濾波算法，即鎖相環算法，一般都采用幾組參數，包括捕捉參數和跟蹤參數，其中捕捉參數捕捉時鐘的范圍較大，反映在算法上即逼近步長較大，所采用的比例系數較大，當然相應的時鐘抖動也較大；而跟蹤參數捕捉范圍較小，反映在算法上即逼近步長較小，所采用的比例系數也較小，積分系數較大，相應的時鐘抖動較小。
傳統的數字鎖相環一般對時鐘高頻抖動的抑制能力比較強，而相對來說對時鐘的低頻漂移抑制能力較差。這主要跟鎖相環的一般用途有關。因為在一般情況下，我們都需要鎖相環產生一個與輸入時鐘源緊耦合的輸出時鐘，即鎖相環的跟蹤性能較好，輸出時鐘能實時反映輸入時鐘源的變化。在具體實現上，反映在此鎖相環的積分環節較弱，比例環節較強。在通常的傳輸領域，上述鎖相環即能勝任。但在某些實際應用場合，如對時鐘的頻率穩定度要求極高，而輸入時鐘源又因為線路時鐘很差而不能保證穩定性時，上述的鎖相環即不能勝任。如2M數據通過SDH傳輸后，將會引入抖動和漂移，有些差的場合會有頻率在0.01HZ、幅值達6～7ppm的漂移，線路時鐘在如此低的頻率上漂移，用傳統緊耦合的鎖相環是很難讓輸出時鐘保持在一個較穩定的頻率(如±1ppm之內)的。
本發明的目的就在于提供一種新的數字鎖相環實現方法，它能有效抑制時鐘的低頻漂移，自適應控制比相頻率，又能盡量減小時鐘捕捉時間，為傳輸系統提供一個高穩定性的線路時鐘。
為實現本發明的目的，采用了以下技術方案1)鎖相環開始后，首先判斷當前是否處于慢跟蹤狀態，如果是，則檢測相差，執行步驟5；如果不是，則開始快速捕捉，即采用4000~16000的比相頻率，鎖相環參數設置成2000~10000的比例系數，0.000001~0.0001的積分系數；2)循環讀取輸入基準源與輸出時鐘之間的相位差，每一次與相鄰上次基準源與輸出時鐘之間的相位差作比較，得出鑒相差值；3)根據鑒相差值來判斷時鐘是否接近鎖定；如果還沒有接近鎖定，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果當前時鐘已經接近鎖定，則采用8~32比相頻率，鎖相環參數也設置成100~500的比例系數，0.01~1的積分系數，繼續捕捉輸入時鐘源；4)判斷是否已經鎖定；如果還沒有鎖定，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果當前時鐘已經鎖定，則置慢跟蹤標志，并繼續采用8~32比相頻率、100~500的比例系數和0.01~1的積分系數，進行跟蹤輸入時鐘源；5)判斷時鐘是否失鎖；如果沒有失鎖，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果已經失鎖，則切換時鐘源，采用8~32比相頻率，鎖相環參數也設置成100~500的比例系數，0.01~1的積分系數，重新進行捕捉輸入時鐘源。
在上述數字鎖相環實現方法中，既能快速接近線路時鐘源，又能在一定程度上抑制線路時鐘的低頻漂移，從而滿足了目標系統對線路時鐘的要求，同時保持輸出時鐘的穩定性。
下面結合附圖和具體的實施例對本發明做進一步詳細的描述。
圖1是二階數字鎖相環模型示意圖；圖2是數字鎖相環的具體實現的示意圖；圖3是比相頻率調節示意圖；圖4是改進后的鎖相環流程示意圖；本實施例在軟件算法上采用傳統的二階二型數字鎖相環。二階數字鎖相環的數學模型如圖1所示。
圖中F(s)為低通濾波器的傳遞函數，K為環路增益。F(s)=1+a/s,a為積分系數。鎖相環的閉環傳遞函數為H(s)=θ0(s)/θi(s)=(2ξωs+ω2)/(s2+2ξωs+ω2)式中ξ=(K/4a)1/2,ω=(aK)1/2。ξ為阻尼系數，ω為自由振蕩頻率。
只要ξ、ω選定，即可由上兩式獲得K和a值。
可以看出，H(s)具有低通特性，只要ξ、ω選擇得當，就可以較好地濾除輸入相位的抖動。窄帶寬(ξ、ω乘積小)可以有效的抑制抖動，準確地鎖定中心頻率，但跟蹤能力差，一般用在捕獲時；加大帶寬(ξ、ω乘積大)，可以提高跟蹤能力，但引起了較大的相位抖動，一般用在跟蹤時。
實際的鎖相電路模型如圖2所示。其中可編程控制器完成鑒相(圖2中位置A)，其中一個輸入時鐘為輸入時鐘源，另一個輸入時鐘為反饋的時鐘源，即此鎖相環輸出的時鐘；CPU完成鎖相算法，即低通濾波器的傳遞函數及各種參數的轉換算法(即鎖相程序)，如圖2中位置B所示。K為鎖相環的比例系數，a為積分系數；經變換輸出至數模轉換器D/A控制壓控振蕩器(VCXO)(圖2中位置C)。
其中比相頻率在可編程器件內部調節，鎖相環工作頻率與比相頻率的比值也是整個鎖相環比例環節的一部分。
理論和實驗分析表明，鎖相環程序開始后，首先采用快速捕捉方法，硬件上可采用4000~16000的比相頻率，軟件上則采用2000~10000的比例系數，0.000001~0.0001的積分系數。這樣鎖相環的捕捉速度較快，能很快接近時鐘源。當接近時鐘源時，則硬件上采用8～32的比相頻率，軟件上采用100~500的比例系數，0.01~1的積分系數，繼續捕捉輸入時鐘源，直至鎖定；如果當前時鐘已經鎖定，則硬件上繼續采用相同的比相頻率，軟件上采用相同的比例系數，相同的積分系數，進行跟蹤輸入時鐘源；在跟蹤過程中，需判斷是否因為時鐘源丟失、惡化等原因而導致時鐘失鎖，如果時鐘源丟失或惡化，則需切換時鐘源，并用與時鐘源丟失或惡化前相同的跟蹤參數來捕捉新的時鐘源，以保持鎖相環輸出時鐘的頻率、相位連續性；在每個壓控振蕩器的控制周期當中，軟件可根據需要選擇積分環節的長短，把一段時間之內的鑒相差值積分值濾波，再通過本發明的低通濾波器算法計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，輸出頻率。
調節比相頻率如圖3所示，總體步驟如下輸入時鐘源在進行鑒相之前，先經過兩個不同分頻比，如分別為1024和8192的分頻器，分別為第一分頻器301和第二分頻器302，經過分頻后的兩個不同頻率時鐘，經過一個由控制信號控制的第一頻率選擇器307，進入鑒相器310的一端；同時，鎖相環的輸出時鐘在進行鑒相之前，也經過兩個不同分頻比的第三分頻器303和第四分頻器304，經過分頻后的兩個不同頻率時鐘，經過一個由相同控制信號控制的第二頻率選擇器308，進入鑒相器310的另一端；其中，第一頻率選擇器307和第二頻率選擇器308的控制信號為同一個控制信號。兩個時鐘經鑒相器310鑒相后輸出相位差，作為計數器311的使能控制信號。另外，可編程器件內還需要一個已知頻率的高頻脈沖信號，此高頻脈沖信號也經過兩個不同分頻比的第五分頻器305和第六分頻器306，經過分頻后的兩個不同頻率時鐘，經過一個與第一頻率選擇器307和第二頻率選擇器308同樣控制信號控制的第三頻率選擇器309，作為計數器311的計數脈沖輸入。這樣，計數器311的輸出就是輸入時鐘源和鎖相環輸出時鐘經過相同分頻后的相位差值了。從圖中可以看出，只要通過控制第一頻率選擇器307、第二頻率選擇器308和第三頻率選擇器309，就可以很方便地改變比相頻率。同時，在不同比相頻率時，所有的時鐘都是按照相同分頻比來進行分頻的，故所得的鑒相差值在相位差固定時也是相同的。
此鎖相環總的流程如圖4所示，具體描述如下鎖相環開始后，首先執行步驟401，判斷當前是否為慢跟蹤狀態。如果不是，則執行步驟402，硬件上采用4000~16000的比相頻率，軟件上采用2000~10000的比例系數，0.000001~0.0001的積分系數，對于傳輸領域中輸入時鐘源是19.44MHZ時，比相頻率可以取8000，比例系數可以取8000，積分系數可以取0.00001；然后執行步驟403，檢測輸入時鐘源和輸出時鐘的相差；根據檢測結果，執行步驟404，判斷是否接近鎖定；如果沒有接近鎖定，則執行步驟405，繼續捕捉輸入時鐘源，再執行步驟411，通過低通濾波算法，得出數模轉換的控制值，再經壓控振蕩器輸出時鐘；如果在執行上述404步驟時，判斷結果是接近鎖定，則執行步驟406，硬件上采用8~32的比相頻率，軟件上采用0.01~1的積分系數，100~500的比例系數，對于傳輸領域中輸入時鐘源是19.44MHZ時，比相頻率可以取16，比例系數可以取200，積分系數可以取0.1；然后再執行步驟407，判斷是否鎖定；如果沒有鎖定，則執行步驟405，繼續捕捉；如果已經鎖定，則執行步驟408，置慢跟蹤標志位，采用與步驟406相同的比例系數、積分系數和比相頻率，并開始跟蹤輸入時鐘源；然后執行步驟409，判斷是否失鎖，如果沒有失鎖，則執行步驟411，通過低通濾波算法，得出數模轉換的控制值，再經壓控振蕩器輸出時鐘；如果失鎖，則執行步驟410，切換可用的時鐘源，再執行步驟412，進行相差檢測，開始重新捕捉輸入時鐘源。在步驟401處如果判斷是慢跟蹤，則直接檢測相差，然后再執行步驟409。
對于以下實際系統，輸入時鐘源的線路時鐘，性能比較差，具體指標為抖動(漂移)頻率為0.1HZ，抖動(漂移)幅值為土20UI，系統要求鎖相環輸出時鐘頻率穩定度在±1ppm之內a)鑒相計數時鐘頻率16.384MHz；b)D/A精度13位；c)VCXO標稱頻率16.384MHz；電壓范圍0.5～4.5V；壓控范圍±9ppm；d)CPU78C32主頻16.384MHZ本系統如果采用傳統的鎖相環，采用的比相頻率保持為8kHZ；此鎖相環的輸出時鐘指標為抖動(漂移)幅值大于±9ppm，不能滿足系統所要求時鐘頻率穩定度指標。
針對上述系統，本實施例采用了兩種比相頻率，分別為8kHZ和16HZ，按照圖4所述的流程，獲得輸出時鐘指標滿足了系統要求，具體指標為時鐘源輸入抖動頻率=0.1Hz，抖動幅度=±20.00UI鎖相環輸出最大頻率偏移=0.31ppm，抖動幅度=0.6UI從上述指標可以看出，時鐘輸出的穩定度達到了系統的要求。
權利要求
1.一種能抑制時鐘低頻漂移的數字鎖相環方法，包括以下步驟1)鎖相環開始后，首先判斷當前是否處于慢跟蹤狀態，如果是，則檢測相差，執行步驟5)；如果不是，則開始快速捕捉，即采用4000~16000的比相頻率，鎖相環參數設置成2000~10000的比例系數，0.000001~0.0001的積分系數；2)循環讀取輸入基準源與輸出時鐘之間的相位差，每一次與相鄰上次基準源與輸出時鐘之間的相位差作比較，得出鑒相差值；3)根據鑒相差值來判斷時鐘是否接近鎖定；如果還沒有接近鎖定，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果當前時鐘已經接近鎖定，則采用8~32比相頻率，鎖相環參數也設置成100~500的比例系數，0.01~1的積分系數，繼續捕捉輸入時鐘源；4)判斷是否已經鎖定；如果還沒有鎖定，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果當前時鐘已經鎖定，則置慢跟蹤標志，并繼續采用8~32比相頻率、100~500的比例系數和0.01~1的積分系數，進行跟蹤輸入時鐘源；5)判斷時鐘是否失鎖；如果沒有失鎖，則繼續捕捉，即根據得到的鑒相差值計算出相應的數模轉換值(DA)，轉換成模擬電壓后去控制壓控振蕩器(VCXO)，并返回；如果已經失鎖，則切換時鐘源，采用8~32比相頻率，鎖相環參數也設置成100~500的比例系數，0.01~1的積分系數，重新進行捕捉輸入時鐘源。
2.根據權利要求1所述的一種能抑制時鐘低頻漂移的數字鎖相環方法，其特征在于所述步驟1)中的比相頻率取8000，比例系數取8000，積分系數取0.00001。
3.根據權利要求1或2所述的一種能抑制時鐘低頻漂移的數字鎖相環方法，其特征在于所述步驟3)中的比相頻率取16，比例系數取200，積分系數取0.1。
4.根據權利要求1或2所述的一種能抑制時鐘低頻漂移的數字鎖相環方法，其特征在于在所述的步驟4)中，采用與步驟3)相同的比相頻率、比例系數和積分系數，進行跟蹤輸入時鐘源。
5.根據權利要求1或2所述的一種能抑制時鐘低頻漂移的數字鎖相環方法，其特征在于所述的步驟5)中，為保持時鐘的平滑性，采用與步驟3)相同的比相頻率、比例系數和積分系數，重新進行捕捉輸入時鐘源。
6.根據權利要求1或2所述的一種能抑制時鐘低頻漂移的數字鎖相環方法，其特征在于自適應控制比相頻率。
全文摘要
一種能抑制時鐘低頻漂移的數字鎖相環方法,涉及通訊傳輸領域的時鐘鎖相環,此方法先采用較高的比相頻率,鎖相環參數設置成較高的比例系數,較低的積分系數快速捕捉輸入時鐘,若當前時鐘已接近鎖定,則采用較低比相頻率,較低的比例系數,較高的積分系數,繼續捕捉輸入時鐘源;若當前時鐘已經鎖定,則置慢跟蹤標志,并繼續采用較低比相頻率、較低的比例系數和較高的積分系數跟蹤輸入時鐘源;根據得到的鑒相差值計算出相應的數模轉換值,控制壓控振蕩器。
文檔編號H03L7/08GK1325186SQ0011987
公開日2001年12月5日 申請日期2000年8月31日 優先權日2000年8月31日
發明者何趙鋼 申請人:深圳市中興通訊股份有限公司