晶閘管過零控制裝置的制造方法
【技術領域】
[0001]本發明晶閘管過零控制裝置屬于電學領域，特別是一種適合于晶閘管觸發回路中應用的晶閘管過零控制裝置。
【背景技術】
[0002]目前在需要對負載頻繁投切電力系統中，廣泛使用晶閘管對阻性、感性或容性負載進行投切，目前常用的是采用M0C3083等內置過零的光電耦合器串聯電阻作為電壓過零控制，其存在以下缺點:
[0003]1.光電耦合器需承受高電壓，容易擊穿損壞，可靠性低。
[0004]2.M0C3083等內置過零的光電耦合器其過零控制達正負二十幾伏，且光電耦合器串聯電阻存在電壓降大，晶閘管兩端需較高電壓才能觸發導通，存在電壓過零控制精度低造成晶閘管導通涌流大等缺點。

【發明內容】

[0005]本發明的目的在于解決現有晶閘管過零控制的不足之處而提供一種電路簡單、電壓過零控制精度高、可靠性高且能方便在晶閘管觸發回路中應用的晶閘管過零控制裝置。
[0006]實現本發明的目的是通過以下技術方案來達到的:
[0007]一種晶閘管過零控制裝置，其包括第一晶體管、第二晶體管、第三晶體管、一限流元件;所述第一晶體管的輸出回路串聯在所需過零控制的晶閘管的觸發回路中，所述第二晶體管的輸入端與所述第三晶體管的輸入端反向并聯而成一并聯電路，所述并聯電路的一端通過所述限流元件與所述晶閘管的第二陽極連接，所述并聯電路的另一端與所述晶閘管的第一陽極連接，所述第二晶體管的輸出端、所述第三晶體管的輸出端與所述第一晶體管的控制端連接。
[0008]—種晶閘管過零控制裝置，所述限流元件為一電阻。
[0009]一種晶閘管過零控制裝置，所述第一晶體管的集電極、所述第一晶體管的發射極串聯在所述觸發回路中，所述第二晶體管的發射極與所述第三晶體管的基極連接，所述第二晶體管的基極與所述第三晶體管的發射極連接，所述第二晶體管的集電極、所述第三晶體管的集電極與所述第一晶體管的基極連接，所述第二晶體管的基極與所述第一陽極連接，所述第二晶體管的發射極通過所述限流元件與所述第二陽極連接。
[0010]一種晶閘管過零控制裝置，所述第一晶體管為PNP型三極管，所述第二晶體管為PNP型三極管，所述第三晶體管為PNP型三極管，所述第一晶體管的發射極與所述晶閘管的觸發極連接。
[0011]—種晶閘管過零控制裝置，還包括第二電阻、第三電阻、第四電阻，所述第二電阻的兩端分別與所述第二晶體管的基極、所述第二晶體管的發射極連接，所述第三電阻的兩端分別與所述第一晶體管的基極、所述第一晶體管的發射極連接，所述第四電阻的兩端分別與所述第一晶體管的基極、所述第一晶體管的集電極連接。
[0012]—種晶閘管過零控制裝置，所述第二晶體管、所述第三晶體管檢測到所述第一陽極與所述第二陽極之間存在電位差，控制所述第一晶體管截止。
[0013]工作原理:第二晶體管、第三晶體管檢測到晶閘管的第一陽極與晶閘管的第二陽極之間存在電位差，控制第一晶體管截止，防止晶閘管觸發導通，達到過零控制作用。
[0014]本發明晶閘管過零控制裝置，具有使用電路簡單、過零控制精度高、可靠性高且能方便在晶閘管觸發回路中應用的優點。
【附圖說明】
[0015]圖1本發明晶閘管過零控制裝置實施例一電路原理圖。
【具體實施方式】
[0016]本發明晶閘管過零控制裝置的實施例一，如圖1所示:
[0017]一種晶閘管過零控制裝置，其包括第一晶體管Q1、第二晶體管Q2、第三晶體管Q3、限流元件Rl(—電阻)、第二電阻R2、第三電阻R3、第四電阻R4，第一晶體管Ql的輸出回路串聯在所需觸發的晶閘管TRl的觸發回路中，第二晶體管Q2的輸入端與第三晶體管Q3的輸入端反向并聯而成一并聯電路，該并聯電路的一端通過限流元件Rl與晶閘管TRl的第二陽極連接，該并聯電路的另一端與晶閘管TRl的第一陽極連接，第二晶體管Q2的輸出端、第三晶體管Q3的輸出端與第一晶體管Ql的控制端連接。第一晶體管Ql為PNP型三極管，第二晶體管Q2為PNP型三極管，第三晶體管Q3為PNP型三極管，第一晶體管Ql的發射極與晶閘管TRl的觸發極連接，第一晶體管Ql的集電極、第一晶體管Ql的發射極串聯在晶閘管TRl的觸發回路中，第二晶體管Q2的發射極與第三晶體管Q3的基極連接，第二晶體管Q2的基極與第三晶體管Q3的發射極連接，第二晶體管Q2的集電極、第三晶體管Q3的集電極與第一晶體管Ql的基極連接，第二晶體管Q2的基極與晶閘管TRl的第一陽極連接，第二晶體管Q2的發射極通過限流元件Rl與晶閘管TRl的第二陽極連接，第二電阻R2的兩端分別與第二晶體管Q2的基極、第二晶體管Q2的發射極連接，第三電阻R3的兩端分別與第一晶體管Ql的基極、第一晶體管Ql的發射極連接，第四電阻R4的兩端分別與第一晶體管Ql的基極、第一晶體管Ql的集電極連接。
[0018]工作原理:晶閘管TRl的第一陽極與晶閘管TRl的第二陽極之間電位差較低時，Jl端輸入的驅動信號通過晶閘管TRl的第一陽極、晶閘管TRl的觸發極、第一晶體管Q1、J4端形成觸發回路，晶閘管TRl過零導通，當晶閘管TRl的第一陽極與晶閘管TRl的第二陽極之間電位差較高時，第二晶體管Q2、第三晶體管Q3檢測到晶閘管TRl的第一陽極與晶閘管TRl的第二陽極之間存在電位差，控制第一晶體管Ql截止，防止晶閘管TRl觸發導通，達到過零控制的目的。
[0019]第二電阻R2、第三電阻R3用于提高電路的穩定性，通過選擇限流元件Rl和第二電阻R2阻值，可以把過零電壓控制在正負幾伏內。
[0020]以上實施例可知，本發明晶閘管過零控制裝置，具有以下優點:
[0021]1.由于晶體管開啟電壓很低(三極管開啟電壓只要零點幾伏)，具有電壓過零控制精度高、電路簡單、使用方便等優點。
[0022]2.無需高壓半導體器件，可靠性高。
【主權項】
1.一種晶閘管過零控制裝置，其特征是:其包括第一晶體管、第二晶體管、第三晶體管、一限流元件;所述第一晶體管的輸出回路串聯在所需過零控制的晶閘管的觸發回路中，所述第二晶體管的輸入端與所述第三晶體管的輸入端反向并聯而成一并聯電路，所述并聯電路的一端通過所述限流元件與所述晶閘管的第二陽極連接，所述并聯電路的另一端與所述晶閘管的第一陽極連接，所述第二晶體管的輸出端、所述第三晶體管的輸出端與所述第一晶體管的控制端連接。2.根據權利要求1所述的晶閘管過零控制裝置，其特征是:所述限流元件為一電阻。3.根據權利要求1所述的晶閘管過零控制裝置，其特征是:所述第一晶體管的集電極、所述第一晶體管的發射極串聯在所述觸發回路中，所述第二晶體管的發射極與所述第三晶體管的基極連接，所述第二晶體管的基極與所述第三晶體管的發射極連接，所述第二晶體管的集電極、所述第三晶體管的集電極與所述第一晶體管的基極連接，所述第二晶體管的基極與所述第一陽極連接，所述第二晶體管的發射極通過所述限流元件與所述第二陽極連接。4.根據權利要求3所述的晶閘管過零控制裝置，其特征是:所述第一晶體管為PNP型三極管，所述第二晶體管為PNP型三極管，所述第三晶體管為PNP型三極管，所述第一晶體管的發射極與所述晶閘管的觸發極連接。5.根據權利要求4所述的晶閘管過零控制裝置，其特征是:還包括第二電阻、第三電阻、第四電阻，所述第二電阻的兩端分別與所述第二晶體管的基極、所述第二晶體管的發射極連接，所述第三電阻的兩端分別與所述第一晶體管的基極、所述第一晶體管的發射極連接，所述第四電阻的兩端分別與所述第一晶體管的基極、所述第一晶體管的集電極連接。6.根據權利要求5所述的晶閘管過零控制裝置，其特征是:所述第二晶體管、所述第三晶體管檢測到所述第一陽極與所述第二陽極之間存在電位差，控制所述第一晶體管截止。
【專利摘要】本發明晶閘管過零控制裝置屬于電學領域，特別是一種適合于晶閘管觸發回路中應用的晶閘管過零控制裝置，其包括第一晶體管、第二晶體管、第三晶體管、一限流元件；所述第一晶體管的輸出回路串聯在所需過零控制的晶閘管的觸發回路中，所述第二晶體管的輸入端與所述第三晶體管的輸入端反向并聯而成一并聯電路，所述并聯電路的一端通過所述限流元件與所述晶閘管的第二陽極連接，所述并聯電路的另一端與所述晶閘管的第一陽極連接，所述第二晶體管的輸出端、所述第三晶體管的輸出端與所述第一晶體管的控制端連接。本發明具有電路簡單、電壓過零控制精度高、可靠性高的優點。
【IPC分類】H02J3/18, H02M1/06
【公開號】CN105610176
【申請號】CN201610117835
【發明人】郭橋石, 郭榮劍, 賴斌龍, 鄧達
【申請人】廣州市金矢電子有限公司
【公開日】2016年5月25日
【申請日】2016年2月26日