一種輕載時低輸出紋波的同步降壓型dc-dc轉換器的制造方法
【技術領域】
[0001]本發明涉及電子技術領域，尤其涉及一種輕載時低輸出紋波的同步降壓型DC-DC轉換器。
【背景技術】
[0002]在電源管理領域，同步降壓型DC-DC轉換器的輸出紋波是一個非常重要的指標，要使輸出紋波最低，就必須保證輸入功率與負載消耗功率匹配，使轉換器處于穩定工作狀
??τ O
[0003]在同步降壓型DC-DC轉換器的典型拓撲結構中，通常采用加大輸出電容的方法來解決輸出紋波過大的問題，但輸出濾波電容的增大使時間常數變大，從而導致轉換器環路的延遲增大，使轉換器的工作頻率和應用范圍受到限制。
[0004]現有技術中，轉換器工作在輕載狀態時，由于反饋環路延時的影響，使得輸入功率不能及時得到調整，在若干開關周期內形成過沖，從而在輸出端產生較大的輸出紋波，影響了轉換器的工作狀態和性能，限制了轉換器的應用范圍。

【發明內容】

[0005]針對現有技術中的缺陷，本發明提供一種輕載時低輸出紋波的同步降壓型DC-DC轉換器，用于實現輕載時輸出紋波的大幅度減小，擴大轉換器的應用范圍，改善了轉換器的性能。
[0006]為了實現上述目的，本發明提供一種輕載時低輸出紋波的同步降壓型DC-DC轉換器，包括依次連接的誤差放大器、比較器、鎖存器、驅動電路、充放電電路、反饋電路，還包括降頻電路:
[0007]所述降頻電路的輸入端連接所述誤差放大器的輸出端，所述降頻電路的輸出端連接所述鎖存器的置位端；
[0008]所述降頻電路在所述DC-DC轉換器的輸出端輕載時，降低其輸出端的時鐘信號CLK的頻率。
[0009]其中，所述降頻電路包括跨導放大器和時鐘電路:
[0010]所述跨導放大器的正相輸入端連接所述誤差放大器的輸出端，所述跨導放大器的負相輸入端輸入閾值電壓信號VTH，所述跨導放大器的輸出端連接時鐘電路的輸入端；
[0011]所述跨導放大器在所述DC-DC轉換器的輸出端輕載時，減小其輸出端的第一電流信號工1;
[0012]所述時鐘電路的輸入端連接所述跨導放大器的輸出端，所述時鐘電路的輸出端連接所述鎖存器的置位端；
[0013]所述時鐘電路在所述第一電流信號^減小時，降低其輸出端的時鐘信號CLK的頻率。
[0014]其中，所述跨導放大器包括PMOS晶體管ΜΡ31、PMOS晶體管ΜΡ32、PMOS晶體管MP33、PMOS 晶體管 MP34、PMOS 晶體管 MP35、NMOS 晶體管 MN31、NMOS 晶體管 MN32、NMOS 晶體管MN33、NMOS晶體管MN34，
[0015]所述PMOS晶體管MP31的柵極輸入偏置電壓信號VBP，源極連接電源VCC，漏極連接PMOS晶體管MP32的源極，該漏極還連接PMOS晶體管MP33的源極；
[0016]所述PMOS晶體管MP32的柵極輸入控制電壓信號VCTRL，源極連接PMOS晶體管MP31的漏極，漏極連接NMOS晶體管麗31漏極和柵極，該漏極還連接NMOS晶體管麗32的柵極；
[0017]所述PMOS晶體管MP33的柵極輸入閾值電壓信號VTH，源極連接PMOS晶體管MP31的漏極，該源極還連接PMOS晶體管MP32的源極，漏極連接NMOS晶體管麗32的漏極，該漏極還連接NMOS晶體管麗33的柵極；
[0018]所述PMOS晶體管MP34的源極連接電源VCC，柵極和漏極連接，柵極連接PMOS晶體管MP35的柵極，漏極連接NMOS晶體管麗33的漏極；
[0019]所述PMOS晶體管MP35的源極連接電源VCC，柵極連接PMOS晶體管MP34的柵極，漏極輸出第一電流信號I1;
[0020]所述NMOS晶體管麗31的源極連接電源GND，柵極和漏極連接，漏極連接PMOS晶體管MP32的漏極，柵極連接NMOS晶體管麗32的柵極；
[0021]所述NMOS晶體管麗32的源極連接電源GND，柵極連接NMOS晶體管麗31的柵極，漏極連接PMOS晶體管MP33的漏極，該漏極還連接NMOS晶體管麗33的柵極；
[0022]所述NMOS晶體管麗33的柵極連接PMOS晶體管MP33的漏極，漏極連接PMOS晶體管MP34的漏極，源極連接NMOS晶體管麗34的漏極；
[0023]所述NMOS晶體管麗34的柵極輸入偏置電壓信號VBN，源極連接電源GND，漏極連接NMOS晶體管麗33的源極。
[0024]其中，所述時鐘電路包括NMOS晶體管MN41，電容C41，比較器和反相器，
[0025]所述NMOS晶體管MN41的漏極連接所述電容C41的一端，柵極連接反相器的輸出端，源極連接電源GND ；
[0026]所述電容C41的一端連接NMOS晶體管MN41的漏極，另一端連接電源GND ；
[0027]所述比較器的正相輸入端輸入參考電壓信號V0SC，所述比較器的負相輸入端連接所述電容C41和所述NMOS晶體管MN41的漏極的連接端，所述比較器的輸出端連接所述反相器的輸入端；
[0028]所述反相器的輸入端連接所述比較器的輸出端，所述反相器的輸出端連接所述NMOS晶體管MN41的柵極；
[0029]所述比較器的輸出端輸出時鐘信號CLK，所述比較器的輸出端輸出反相時鐘信號CLKB0
[0030]其中，所述轉換器包括:
[0031]誤差放大器，所述誤差放大器的正相輸入端輸入參考電壓信號VREF，所述誤差放大器的負相輸入端連接反饋電路的輸出端，所述誤差放大器的輸出端連接PWM比較器的負相輸入端，該輸出端還連接跨導放大器的正相輸入端；
[0032]PffM比較器，所述PffM比較器的正相輸入端輸入第二電流信號I2，所述PffM比較器的負相輸入端連接誤差放大器的輸出端；
[0033]鎖存器，所述鎖存器的置位端連接時鐘電路的輸出端，所述鎖存器的復位端連接PWM比較器的輸出端，所述鎖存器的輸出端連接驅動電路的輸入端；
[0034]驅動電路，所述驅動電路的輸入端連接鎖存器的輸出端，所述驅動電路的第一輸出端連接充放電電路的第一輸入端，所述驅動電路的第二輸出端連接充放電電路的第二輸入端;
[0035]充放電電路，所述充放電電路的第一輸入端連接驅動電路的第一輸出端，所述充放電電路的第二輸入端連接驅動電路的第二輸出端；
[0036]反饋電路，所述反饋電路的輸出端連接誤差放大器的負相輸入端；
[0037]所述第二電流信號12為電流檢測信號CS和補償信號Slope經過加法器疊加之后獲得的ig號。
[0038]其中，所述充放電電路包括PMOS晶體管MPl，NMOS晶體管麗I，電感L，電容CL，
[0039]所述PMOS晶體管MPl的柵極連接驅動電路的第一輸出端，源極輸入電壓VIN，漏極連接電感L的一端，該漏極還連接NMOS晶體管麗I的漏極；
[0040]所述NMOS晶體管麗I的柵極連接驅動電路的第二輸出端，源極連接電源GND，漏極連接電感L的一端，該漏極還連接PMOS晶體管MPl的漏極；
[0041 ] 所述電感L的一端連接PMOS晶體管MPl的漏極，該端還連接NMOS晶體管麗I的漏極，另一端連接電容CL的一端；
[0042]所述電容CL的一端連接電感L的一端，另一端連接電源GND ；
[0043]所述電感L和電容CL的連接端為所述充放電電路的輸出端。
[0044]其中，所述反饋電路包括第一反饋電阻RFl和第二反饋電阻RF2，
[0045]所述第一反饋電阻RFl的一端和所述第二反饋電阻RF2的一端串聯，所述第一反饋電阻RFl的另一端連接所述充放電電路的輸出端，所述第二反饋電阻RF2的另一端連接電源GND ；
[0046]所述第一反饋電阻RFl和所述第二反饋電阻RF2的連接端為所述反饋電路的輸出端。
[0047]由上述技術方案可知，本發明提供一種輕載時低輸出紋波的同步降壓型DC-DC轉換器，通過在同步降壓型DC-DC轉換器的結構基礎上增加降頻電路，所述降頻電路包括跨導放大器和時鐘電路，跨導放大器用于檢測DC-DC轉換器輸出端是否輕載，當輕載時，時鐘電路降低時鐘信號CLK的頻率，使反饋回路有足夠的時間對輸入功率進行調整以適應輸出負載的變化，提高轉換器輕載效率的同時，實現輕載時輸出紋波的大幅度減小，擴大轉換器的應用范圍，改善了轉換器的性能。
【附圖說明】
[0048]為了更清楚地說明本公開實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些圖獲得其他的附圖。
[0049]圖1為現有技術的同步降壓型DC-DC轉換器的結構框圖；
[0050]圖2為本發明一實施例提供的輕載時低輸出紋波的同步降壓型DC-DC轉換器的結構框圖；
[0051]圖3為本發明一實施例中的跨導放大器的電路原理圖；
[0052]圖4為本發明一實施例中的時鐘電路的電路原理圖。
【具體實施方式】
[0053]下面結合附圖和實施例，對本發明的【具體實施方式】作進一步詳細描述。以下實施例用于說明本發明，但不用來限制本發明的范圍。
[0054]圖1示出了現有技術的同步降壓型DC-DC轉換器的結構框圖，如圖1所示，現有技術的同步降壓型DC-DC轉換器包括:
[0055]時鐘電路1，所述時鐘電路I的輸出端連接鎖存器4置位端S ;
[0056]誤差放大器2，所述誤差放大器2的正相輸入端輸入參考電壓信號VREF，誤差放大器2的負相輸入端連接反饋電路的輸出端，誤差放大器2的輸出端連接PffM比較器的負相輸入端；
[