超結器件制備工藝的制作方法
【專利摘要】本發明涉及半導體領域，具體涉及一種半導體器件制備工藝，包括：提供具有第一導電類型的外延層；于所述外延層的頂部制備一具有第一開口的硬掩膜層，并利用所述第一開口進行第二導電類型的離子注入，在外延層內第一預設深度處形成一注入區；刻蝕硬掩膜層以增大第N-1開口的寬度形成第N開口，利用第N開口繼續進行第二導電類型的離子注入，在外延層內第N預設深度處形成一注入區，第N預設深度小于第N-1預設深度，重復進行該步驟，其中，N為正整數且N≥2。本發明僅需要一次光刻工藝，對不同光刻層的套準要求降低，工藝簡單，成本較低；同時也很好的保證了形成的摻雜片區具有良好的泡泡形貌，為改善器件性能提供依據。
【專利說明】
超結器件制備工藝
技術領域
[0001]本發明涉及半導體器件制備領域，確切的說，涉及到一種超結器件制備工藝。
【背景技術】
[0002]超結(Super Junct1n)結構采用交替的P-N結結構取代單一導電類型材料作為漂移區，在漂移區引入了橫向電場，使得器件漂移區在較小的關斷電壓下即可完全耗盡，擊穿電壓僅與耗盡層厚度及臨界電場有關。因此，在相同耐壓下，超結結構漂移區的摻雜濃度可以提高一個數量級，同時在同樣的擊穿電壓下只需要更薄的EPI (外延層)作為漂移區，從而大大降低了器件的比導通電阻-Rsp，同時提高了 F0M(figUre of merit，品質因數)值。
[0003]圖1為一種超結器件的示意圖，在位于襯底I之上的外延層3中形成有摻雜立柱
6。圖2為采用現有技術制備的一種超結器件的截面圖，其是通過單次外延、光刻和多次離子注入所形成的，具體步驟為:先在襯底I上制備出一滿足工藝需求厚度的外延層3 ;之后通過一次光刻工藝在外延層3上制備出具有開口的光刻膠7 ;然后利用開口進行多次高能離子注入，進而在開口正下方的外延層3中形成若干注入區4。如圖可以看出，底部的注入區4的橫向寬度要大于上層注入區4的橫向寬度，這是由于離子注入工藝的橫向分布距離與能量成正比，可參照圖3所示，圖3的橫坐標代表為離子注入能量，縱坐標代表為注入區橫向分布距離，當注入能量越大，那么形成注入區的橫向分布距離也就越大。
[0004]摻雜立柱6的形貌對器件的性能具有很大影響，為了保證器件的BV(Breakdownvoltage,擊穿電壓)特性，對摻雜立柱6的濃度和泡泡狀形貌有較高的要求。由于圖2之結構是通過多次高能離子注入來形成超結器件，因此摻雜立柱6的濃度和泡泡狀形貌很難受到控制，這對器件性能帶來了負面影響。
[0005]現有工藝為了保證泡泡狀摻雜區的形貌要求，采用多層Epi和多次光刻注入的方式實現，可參照圖4A-4D所示:首先提供一底部襯底1，在襯底I之上制備一外延層3 ;可選但非限制，還可在襯底I與外延層3之間制備一緩沖層2，如圖4A所示。利用光刻工藝對外延層3進行離子注入工藝，以在其中形成一注入區4，之后再進行外延工藝，形成圖4B所示的結構。重復進行多次光刻工藝、離子注入和外延工藝，以在由多層外延層所構成的復合外延層5中形成若干注入區4，參照圖4C所示。之后進行退火處理，籍由各注入區4產生擴散，在復合外延層5中形成摻雜立柱6，如圖4D所示。雖然該工藝可以較好的控制泡泡狀摻雜區及濃度，但是由于需要進行多次光刻、外延層工藝，不可避免的增加了生產成本，同時生產效率也較低。

【發明內容】

[0006]本發明開發出一種超結器件制備工藝，結合離子注入橫向分布長度與能量之間的關系，通過單層光刻多次注入的工藝來改善原有工藝的注入區的形貌。
[0007]本發明采用的技術方案為:
[0008]一種半導體器件制備工藝，其中，包括:
[0009]提供具有第一導電類型的外延層；
[0010]于所述外延層的頂部制備一具有第一開口的硬掩膜層，并利用所述第一開口進行第二導電類型的離子注入，在外延層內第一預設深度處形成一注入區；
[0011 ] 刻蝕硬掩膜層以增大第一開口的寬度形成第二開口，利用第二開口繼續進行第二導電類型的離子注入，在外延層內第二預設深度處形成一注入區，第二預設深度小于第一預設深度；
[0012]刻蝕硬掩膜層以增大第N-1開口的寬度形成第N開口，利用第N開口繼續進行第二導電類型的離子注入，在外延層內第N預設深度處形成一注入區，第N預設深度小于第N-1預設深度，重復進行該步驟，
[0013]其中，N為正整數且N彡2。
[0014]上述的制備工藝，其中，還包括:
[0015]進行退火處理，籍由各所述注入區產生擴散，以在外延層中任意一注入區的豎直方向上形成一連續的摻雜立柱。
[0016]上述的制備工藝，其中，所述外延層的底部還形成襯底。
[0017]上述的制備工藝，其中，在退火處理形成摻雜立柱之前或之后形成襯底，所述摻雜立柱不與所述襯底形成接觸。
[0018]上述的制備工藝，其中，所述工藝還包括在外延層與襯底之間制備緩沖層。
[0019]上述的制備工藝，其中，所述襯底為第二導電類型，所述緩沖層具有第二導電類型，且所述緩沖層與所述摻雜立柱底部相連接。
[0020]上述的制備工藝，其中，所述襯底的離子摻雜濃度大于所述外延層的離子摻雜濃度。
[0021]上述的制備工藝，其中，所述硬掩膜層為含硅材料層或無定形碳。
[0022]上述的制備工藝，其中，若所述硬掩膜層為含硅材料層，采用濕法刻蝕工藝對所述硬掩膜層進行刻蝕；
[0023]若所述硬掩膜層為無定形碳，采用各向同性的干法刻蝕工藝對所述硬掩膜層進行刻蝕。
[0024]上述的制備工藝，其中，硬掩膜層中的開口寬度越大，離子注入的能量越小。
【附圖說明】
[0025]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特征、夕卜形和優點將會變得更明顯。在全部附圖中相同的標記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發明的主旨。
[0026]圖1為具有超結的半導體器件截面圖；
[0027]圖2為采用單次光刻工藝制備的超結器件截面圖；
[0028]圖3為離子注入能量和注入區橫向分布距離之間的曲線示意圖；
[0029]圖4A-4D為采用多次外延和多次光刻工藝制備的超結器件的流程圖；
[0030]圖5A-5H為本發明一實施例中制備超結器件的流程圖；
[0031]圖6為根據離子注入能量和注入區橫向分布距離計算得出硬掩膜層開口拉大的距離；
[0032]圖7為本發明一實施例中制備完成的超結器件的截面圖。
【具體實施方式】
[0033]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0034]為了徹底理解本發明，將在下列的描述中提出詳細的步驟以及詳細的結構，以便闡釋本發明的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0035]本發明提供了一種超結器件的制備工藝，具體如下。
[0036]步驟S1:如圖5A所示，提供一具有第一導電類型外延層101。在一個可選的實施例中，第一導電類型為N型，下文所述的第二導電類型為P型。可選但非限制，可在一重摻雜的N+型襯底100之上采用外延工藝形成N-型外延層101。而在本發明一些其他的實施例中，亦可直接提供外延層101進行超結器件的制備，最后在形成下文所述的摻雜立柱后，再于外延層101的背面形成該N+型襯底100，對本發明并無實質影響。可選但非限制，襯底100的離子摻雜濃度要大于外延層101的離子摻雜濃度。
[0037]步驟S2:于外延層101的頂部制備一具有第一開口 10的硬掩膜層102，并利用第一開口 10進行第二導電類型的離子注入，在外延層101內第一預設深度處形成一注入區104。
[0038]具體的，先在外延層101的頂部沉積一層硬掩膜層102，可選但非限制，該硬掩膜層102可選用含硅材料層(例如Si02、SiN, S1N)或無定形碳中以及其他可用作硬掩膜的材質。之后再于硬掩膜層102之上旋涂一層光刻膠103，借助一具有開口圖案的光罩(photomask)進行曝光顯影工藝之后，在光刻膠103中形成開口，之后利用開口對硬掩膜層102進行刻蝕，進而在硬掩膜層102中也形成了開口，此時的開口寬度為Wl ;之后移除光刻膠103，可參照圖5B-5C所示。可選的，硬掩膜層102中形成的開口將外延層101的上表面予以外Mo
[0039]之后利用第一開口 10進行高能量的P-型離子(例如B等三族元素)注入工藝，以在外延層101 —預設深度形成注入區104，如圖ro所示。
[0040]步驟S3:刻蝕硬掩膜層102以增大第一開口 10的寬度形成第二開口 20，經刻蝕硬掩膜層102后開口寬度由Wl增大為W2。可選但非限制，若選用含硅材料層時(例如Si02、SiN、S1N)，那么可采用濕法刻蝕工藝來對硬掩膜層102進行刻蝕，以拉大其開口寬度。具體的濕法刻蝕液可根據硬掩膜層102的材質進行選擇，在濕法刻蝕中最好保證對硬掩膜層102具有較高的刻蝕比，而對外延層101的刻蝕比則較低，以最大限度避免對外延層101造成的刻蝕損傷。而在其他一些實施例中，若采用無定形碳作為硬掩膜層102，那么可采用各向同性的干法刻蝕工藝來刻蝕硬掩膜層102，以拉大其開口寬度。之后利用該第二開口 20繼續進行P-型離子注入，在外延層101內第二預設深度處形成一注入區104，其中，第二預設深度小于第一預設深度。參照圖5E所示，此次形成的注入區104是位于先前形成的注入區104之上。可選的，在利用第二開口 20進行離子注入時，注入能量要小于利用第一開口10進行離子注入所采用的注入能量。
[0041]步驟S4:再次刻蝕硬掩膜層102以增大第二開口 20的寬度形成第三開口 30，經刻蝕硬掩膜層102后開口寬度由W2增大為W3，之后利用該第三開口 30繼續進行P-型離子注入，在外延層101內第三預設深度處形成一注入區104，且第三預設深度小于第二預設深度，之后重復進行多次該步驟，也即:刻蝕硬掩膜層102以增大第N-1開口的寬度形成第N開口，利用第N開口繼續進行離子注入，在外延層101內第N預設深度處形成一注入區104，且第N預設深度小于第N-1預設深度。其中，N為大于等于2的正整數，例如2，5，8，9等數值。
[0042]完成若干次步驟S4后，最終形成了圖5G所示的結構，為圖示表示的更加清楚，因此僅僅在圖5G中示出制備有4個注入區104，但是本領域技術人員應當理解，在實際制備超結器件時，注入區的數量可根據實際需求而設定，并不僅僅局限于圖中所示的結構。
[0043]在此需要說明的是，在對硬掩膜層102進行不斷刻蝕的過程中，其厚度也會隨之逐漸變薄，因此在先前制備硬掩膜層102的同時，需要保證其具有相當的初始厚度值，進而避免隨著對硬掩膜層102的不斷刻蝕的過程中，由于其厚度較薄甚至完全消失，無法繼續作為掩膜進行后續的離子注入。
[0044]由于在進行每次離子注入前，均對硬掩膜層102的寬度進行了拉大，將離子注入到外延層101中形成注入區104之后，上下不同位置處的注入區104在橫向延伸的寬度的差異性較小，這為后續形成的摻雜立柱具有較好的形貌提供了基礎。
[0045]進一步的，硬掩膜層102的開口拉大寬度W可根據不同注入能量的橫向分布長度進行計算。參照圖6所示，橫坐標代表為離子注入能量，縱坐標代表為注入區橫向分布距離，可結合圖2所示的基礎之上，假設在本發明的其中一個實施例中，形成的各注入區深度與圖2所示的注入區深度相同，那么通過計算圖2中上下相鄰兩個注入區橫向延伸的寬度的差值X，之后通過濕法刻蝕將開口寬度W增大為W+X，進而減小上下相鄰兩注入區之間的橫向延伸寬度的差異性。例如現有技術中，上下相鄰的兩個注入區Al、A2橫向寬度差值為X，而在本申請中要形成的兩個注入區B1、B2深度與現有技術中兩個注入區A1、A2的深度相同，本發明在制備注入區BI之后，將硬掩膜層的開口寬度由W增大為W+X，并采用與現有技術中制備注入區A2相同的注入能量進行離子注入，形成了與注入區BI橫向寬度近似相等的注入區B2。
[0046]步驟S5:完成上述的步驟之后，還需要進行一次退火處理，籍由各注入區104中的摻雜離子產生擴散，以在外延層101中任意一注入區104的豎直方向上形成一連續的P-型摻雜立柱106，并移除剩余的硬掩膜層102，如圖5H所示。可選但非限制，可選用刻蝕工藝、CMP處理或者灰化工藝移除剩余的硬掩膜層102。
[0047]在本發明中，可以在形成摻雜立柱106之前或之后，形成襯底100。在此需要注意的是，如果在之前就已經形成襯底100，需要通過控制第一次離子注入的能量，使得在外延層101中最下方的注入區104與外延層101底部保持有一定距離，以致外延層101中最下方的注入區104產生擴散之后也不會與襯底100形成接觸。同理，即便在形成摻雜立柱106之后形成襯底100，亦需要保證摻雜立柱106與襯底100之間具有一定距離。如果摻雜立柱106距離外延層101底部無法滿足需求，那么可在外延層101底部繼續制備一緩沖層，并在緩沖層底部制備重摻雜的襯底100。
[0048]同時，在本發明中還可具有其他一些實施例。在一個實施例中，襯底100的導電類型可以不同于外延層101。例如當第一導電類型為P，第二導電類型為N型時，即意味著在P型外延層中進行離子注入形成超級結，參照圖7所示，在N型重摻雜的襯底200之上設置有一 P型的外延層202，且在襯底200與外延層202之間設置有具有第二導電類型的輕摻雜的N型緩沖層201 ;采用本發明的上述技術方案進行若干次N型的離子注入，并進行退火處理，形成圖7所示的結構。需要說明的是，在進行第一次N型的離子注入時，需要控制其形成的注入區深度較深，進而保證在后續退火處理時第一次形成的N型注入區擴散與N型緩沖層201連接在一起，形成圖7所示的結構，同樣可作為超結器件。本領域技術人員能夠理解，上述實施例也能夠應用于第一導電類型為N型，第二導電類型為P型的應用場合，即當器件具有P型襯底200時，在N型外延層202內進行P型注入，可設置P型的緩沖層201，用于保證后續退火處理時P型注入區擴散與P型緩沖層201連接。
[0049]綜上所述，由于本發明采用了如上技術方案，通過制備一具有開口的硬掩膜層作為離子注入掩膜，并通過濕法刻蝕不斷增大開口的寬度，相比較現有技術而言，僅需要一次光刻工藝，對不同光刻層的套準要求降低，工藝簡單，成本較低；同時也很好的保證了形成的摻雜片區具有良好的泡泡形貌，為改善器件性能提供依據。
[0050]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明并不局限于上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發明技術方案保護的范圍內。
【主權項】
1.一種半導體器件制備工藝，其特征在于，包括: 提供具有第一導電類型的外延層； 于所述外延層的頂部制備一具有第一開口的硬掩膜層，并利用所述第一開口進行第二導電類型的離子注入，在外延層內第一預設深度處形成一注入區； 刻蝕硬掩膜層以增大第一開口的寬度形成第二開口，利用第二開口繼續進行第二導電類型的離子注入，在外延層內第二預設深度處形成一注入區，第二預設深度小于第一預設深度； 刻蝕硬掩膜層以增大第N-1開口的寬度形成第N開口，利用第N開口繼續進行第二導電類型的離子注入，在外延層內第N預設深度處形成一注入區，第N預設深度小于第N-1預設深度，重復進行該步驟， 其中，N為正整數且N彡2。2.如權利要求1所述的制備工藝，其特征在于，還包括: 進行退火處理，籍由各所述注入區產生擴散，以在外延層中任意一注入區的豎直方向上形成一連續的摻雜立柱。3.如權利要求1所述的制備工藝，其特征在于，所述外延層的底部還形成襯底。4.如權利要求2或3所述的制備工藝，其特征在于，在退火處理形成摻雜立柱之前或之后形成襯底，所述摻雜立柱不與所述襯底形成接觸。5.如權利要求4所述的制備工藝，其特征在于，所述工藝還包括在外延層與襯底之間制備緩沖層。6.如權利要求5所述的制備工藝，其特征在于，所述襯底為第二導電類型，所述緩沖層具有第二導電類型，且所述緩沖層與所述摻雜立柱底部相連接。7.如權利要求3所述的制備工藝，其特征在于，所述襯底的離子摻雜濃度大于所述外延層的離子摻雜濃度。8.如權利要求1所述的制備工藝，其特征在于，所述硬掩膜層為含硅材料層或無定形碳。9.如權利要求8所述的制備工藝，其特征在于，若所述硬掩膜層為含硅材料層，采用濕法刻蝕工藝對所述硬掩膜層進行刻蝕； 若所述硬掩膜層為無定形碳，采用各向同性的干法刻蝕工藝對所述硬掩膜層進行刻蝕。10.如權利要求1所述的制備工藝，其特征在于，硬掩膜層中的開口寬度越大，離子注入的能量越小。
【文檔編號】H01L21/308GK105895520SQ201510038076
【公開日】2016年8月24日
【申請日】2015年1月26日
【發明人】沈健
【申請人】中航（重慶）微電子有限公司