Nldmos器件及工藝方法
【技術領域】
[0001]本發明涉及半導體集成電路制造領域，特別涉及一種NLDMOS器件。本發明還涉及所述NLDMOS器件的工藝方法。
【背景技術】
[0002]700V LDM0S既具有分立器件高壓大電流特點，又吸取了低壓集成電路高密度智能邏輯控制的優點，單芯片實現原來多個芯片才能完成的功能，大大縮小了面積，降低了成本，提高了能效，符合現代電力電子器件小型化，智能化，低能耗的發展方向。
[0003]擊穿電壓和導通電阻是衡量700V器件的關鍵參數。橫向SJ(super junct1n超級結)采用可以改善它的關鍵性能。常見的700V SJ NLDMOS器件結構如圖1所示，圖中P型襯底101中有N型深阱102，N型深阱102中還具有P型深阱105。其俯視平面圖如圖2所示，圖中P型深阱105是呈多條平行溝槽狀位于N型深阱102中，P阱105間隔排列，形成N柱和P柱相互耗盡，實現高的擊穿電壓和低的導通電阻。
[0004]該結構存在的問題是:襯底的P型的雜質會導致N、P柱之間的電荷不平衡。

【發明內容】

[0005]本發明所要解決的技術問題是提供一種NLDMOS器件，工作電壓700V，其具有較佳的擊穿電壓及導通電阻性能。
[0006]本發明所要解決的另一技術問題在于提供所述NLDMOS器件的工藝方法。
[0007]為解決上述問題，本發明所述的NLDMOS器件，在P型襯底上具有第一及第二N型深阱，第一N型深阱上具有場氧;第一N型深阱中還具有P型深阱，在俯視平面上，P型深阱呈多條平行溝槽狀位于第一N型深阱中，形成P、N間隔排列的結構;所述第一深阱中含有NLDMOS器件的漏區，位于場氧的末端；
[0008]所述第二N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源區；第二N型深阱靠近第一 N型深阱的部分覆蓋柵氧化層和多晶硅柵極;所述器件表面具有金屬連線將器件引出；
[0009]所述第一N型深阱下方的P型襯底中，還具有N型埋層。
[0010]所述N型埋層的雜質濃度與P型襯底濃度相比變化范圍為± 15%。
[0011]本發明所述的NLDMOS器件的工藝方法，包含如下的工藝步驟:
[0012]步驟一，在P型襯底上通過離子注入形成第一及第二N型深阱；
[0013]步驟二，在第一 N型深阱通過光刻定義，離子注入形成P型深阱；
[0014]步驟三，光刻打開阱注入區域，在第一N型深阱下方離子注入形成N性埋層;第二 N型深阱中形成P阱，然后在第一N型深阱上方形成場氧；
[0015]步驟四，形成柵氧化層并淀積多晶硅，光刻及刻蝕形成多晶硅柵極，并在靠漏端的場氧上形成多晶硅場板；
[0016]步驟五，離子注入NLDMOS器件的源區及漏區，及在P阱中形成重摻雜P型區；
[0017]步驟六，淀積層間介質，刻蝕接觸孔，淀積金屬并刻蝕形成連線。
[0018]所述步驟三中，N型埋層的濃度與襯底的濃度相比變化范圍為± 15 %。
[0019]本發明通過在第一N型深阱下方加入N型埋層，減緩或者抵消來自襯底的P型雜質影響，N型埋層雜質濃度與襯底濃度接近。在保持擊穿電壓BV不變的情況下，可以進一步地降低器件的導通電阻;或者在導通電阻不變的情況下，提高器件的擊穿電壓。
【附圖說明】
[0020]圖1是傳統NLDMOS器件剖面圖。
[0021 ]圖2是傳統NLDMOS器件俯視結構圖。
[0022]圖3?8是本發明工藝步驟示意圖。
[0023]圖9是本發明NLDMOS器件平面俯視圖。
[0024]圖10是本發明NLDMOS器件另一剖視結構圖。
[0025]附圖標記說明
[0026]101 — P型襯底，102—N型深阱，102a—N型埋層，103—場氧，104—P阱，105—P深講，106一棚.氧化層，107一多晶娃(棚■極，場板)，108(108a—N型重慘雜區(漏端)，108b一N型重摻雜區(源端))，109—P型重摻雜區，110—層間介質，111一金屬。
【具體實施方式】
[0027]本發明所述的NLDMOS器件如圖8所示，在P型襯底101上具有第一及第二N型深阱102(注:用同一附圖標記102表示，圖中包含P型深阱105的為第一N型深阱，包含P阱104的為第二 N型深阱)，第一 N型深阱上具有場氧103;第一 N型深阱中還具有P型深阱105，在俯視平面上，P型深阱105呈多條平行溝槽狀位于第一N型深阱中，形成P、N間隔排列的結構;所述第一深阱中含有NLDMOS器件的漏區108a，位于場氧103的末端；
[0028]所述第二N型深阱中含有P阱104，P阱104中具有所述NLDMOS器件的源區108b;第二N型深阱靠近第一 N型深阱的部分覆蓋柵氧化層106和多晶硅柵極107(注:場氧上的場板利用柵極多晶硅同步刻蝕形成，使用相同的附圖標記107);所述器件表面具有金屬連線111將器件引出；
[0029]所述第一 N型深阱下方的P型襯底101中，還具有N型埋層102a A型埋層102a的雜質濃度與P型襯底濃度相比變化范圍為±15%。
[0030]如圖9所示，是本發明NLDMOS器件的俯視平面圖，圖中顯示了兩條剖線cutl及cut2。其中圖8是圖9中沿cutl線剖視所示的結構，剖視的位置處于P柱，能看到P型深阱105。圖10是圖9總沿cut2線剖視所示的結構，剖視的位置處于N柱，S卩N型深阱102。
[0031]本發明在P型深阱的下方形成N型埋層，減緩或者抵消襯底的P型雜質的影響。
[0032]本發明所述的NLDMOS器件的工藝方法，包含如下的工藝步驟:
[0033]步驟一，在P型襯底101上通過離子注入形成第一及第二 N型深阱。如圖3所示。
[0034]步驟二，在第一 N型深阱102通過光刻定義，離子注入形成P型深阱105;如圖4所示。
[0035]步驟三，光刻打開阱注入區域，在第一 N型深阱下方離子注入形成N型埋層102a;N型埋層的濃度與襯底的濃度接近。第二 N型深阱中形成P阱104，然后在第一 N型深阱上方形成場氧103;如圖5所示。
[0036]步驟四，形成柵氧化層106并淀積多晶硅，光刻及刻蝕形成多晶硅柵極107，并在靠漏端的場氧103上形成多晶硅場板107(與多晶硅柵極使用相同的附圖標記)。如圖6所示。
[0037]步驟五，離子注入NLDMOS器件的源區及漏區，及在P阱中形成重摻雜P型區。如圖7所示，圖中108a為漏區，108b為源區，109為重摻雜P型區，將P阱104引出。
[0038]步驟六，淀積層間介質110，刻蝕接觸孔，淀積金屬并刻蝕形成連線111。器件完成，如圖8所示。
[0039]以上僅為本發明的優選實施例，并不用于限定本發明。對于本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種NLDMOS器件，在P型襯底上具有第一及第二N型深阱，第一N型深阱上具有場氧；第一N型深阱中還具有P型深阱，在俯視平面上，P型深阱呈多條平行溝槽狀位于第一N型深阱中，形成P、N間隔排列的結構;所述第一深阱中含有NLDMOS器件的漏區，位于場氧的末端； 所述第二 N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源區；第二 N型深阱靠近第一 N型深阱的部分覆蓋柵氧化層和多晶硅柵極;所述器件表面具有金屬連線將器件引出；其特征在于: 所述第一 N型深阱下方的P型襯底中，還具有N型埋層。2.如權利要求1所述的NLDMOS器件，其特征在于:所述N型埋層的雜質濃度與P型襯底濃度相比變化范圍為±15%。3.制造如權利要求1所述的NLDMOS器件的工藝方法，其特征在于:包含如下的工藝步驟: 步驟一，在P型襯底上通過離子注入形成第一及第二 N型深阱； 步驟二，在第一 N型深阱通過光刻定義，離子注入形成P型深阱； 步驟三，光刻打開阱注入區域，在第一 N型深阱下方離子注入形成N性埋層；第二 N型深阱中形成P阱，然后在第一N型深阱上方形成場氧； 步驟四，形成柵氧化層并淀積多晶硅，光刻及刻蝕形成多晶硅柵極，并在靠漏端的場氧上形成多晶娃場板； 步驟五，離子注入NLDMOS器件的源區及漏區，及在P阱中形成重摻雜P型區； 步驟六，淀積層間介質，刻蝕接觸孔，淀積金屬并刻蝕形成連線。4.如權利要求1所述的NLDMOS器件的工藝方法，其特征在于:所述步驟三中，N型埋層的雜質濃度與襯底的濃度相比變化范圍為±15%。
【專利摘要】本發明公開了一種NLDMOS器件，在P型襯底上具有第一及第二N型深阱，第一N型深阱上具有場氧；第一N型深阱中還具有P型深阱，在俯視平面上，P型深阱呈多條平行溝槽狀位于第一N型深阱中，形成P、N間隔排列的結構；所述第一深阱中含有NLDMOS器件的漏區，位于場氧的末端；所述第二N型深阱中含有P阱，P阱中具有所述NLDMOS器件的源區；第二N型深阱靠近第一N型深阱的部分覆蓋柵氧化層和多晶硅柵極；所述器件表面具有金屬連線將器件引出；所述第一N型深阱下方的P型襯底中，還具有N型埋層。本發明通過N型埋層減緩或消除P型襯底的雜質的影響，在保持擊穿電壓BV不變的情況下，可以進一步地降低器件的導通電阻。本發明還公開了所述NLDMOS器件的工藝方法。
【IPC分類】H01L29/06, H01L21/336, H01L29/78
【公開號】CN105448995
【申請號】CN201511026758
【發明人】劉冬華, 段文婷, 錢文生, 胡君, 石晶
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2016年3月30日
【申請日】2015年12月31日