集成電路封裝件及其制造方法
【技術領域】
[0001] 本發明涉及半導體領域技術，特別涉及半導體領域中的集成電路封裝件及其制造 方法。
【背景技術】
[0002] 通常，集成電路封裝件所封裝的集成電路元件，如裸片等都設置在封裝基板或導 線框架條等承載元件的一側，而承載元件的另一側則集中提供輸入/輸出（I/O)引腳。即，這 些集成電路封裝件采用的是單面封裝的方式。依照這種傳統的封裝方式，隨著所要封裝的 集成電路元件數量越來越多，該集成電路封裝件的體積也相應增大。雖然可提供選擇采用 肩并肩或堆疊方式在集成電路封裝件的平面尺寸或高度上取得折中或期待材料等相關技 術的進一步發展，然面對市場對電子產品尺寸日益嚴苛的要求，如何在現有的技術條件下 盡可能降低集成電路封裝件的尺寸是業界一直關切的問題。

【發明內容】

[0003] 本發明的目的之一在于提供一集成電路封裝件及其制造方法，其可充分利用現有 的封裝條件而進一步降低集成電路封裝件的尺寸。
[0004] 根據本發明的一實施例，一集成電路封裝件包含:承載元件，其選自封裝基板與導 線框架中一者，該承載元件具有相對的第一承載面及第二承載面;至少一第一集成電路元 件，設置于該承載元件的第一承載面;第一注塑殼體，設置于該承載元件的第一承載面且塑 封該第一集成電路元件;至少一第二集成電路元件，設置于該承載元件的第二承載面;若干 導通柱，設置于該承載元件的第二承載面且經配置以與該第一集成電路元件及該第二集成 電路元件電連接;及第二注塑殼體，設置于該承載元件的第二承載面且塑封該第二集成電 路元件與該若干導通柱，其中該導通柱遠離該第二承載面的底部暴露于該第二注塑殼體 外。
[0005] 在本發明的一實施例中，所暴露的該導通柱的底部是經電鍍或化學鍍金處理。集 成電路封裝件進一步包含濺鍍于其外表面的信號屏蔽層。該導通柱的最小平面尺寸為 250um*250um，最小高度為170um。集成電路封裝件的厚度可小于1mm，甚至控制為小于等于 0.8mm〇
[0006] 本發明的另一實施例還提供了一制造集成電路封裝件的方法，其可制造上述集成 電路封裝件，具體包含:提供一承載元件，其選自封裝基板與導線框架中一者，該承載元件 具有相對的第一承載面及第二承載面，且該第二承載面上設有若干導通柱;將多個第二集 成電路元件封裝于該承載元件的第二承載面，其包含注塑形成塑封該第二集成電路元件與 該導通柱的第二注塑殼體;將多個第一集成電路元件封裝于該承載元件的第一承載面，其 包含注塑形成塑封該第一集成電路元件的第一注塑殼體;研磨該第二注塑殼體的底面以暴 露該導通柱遠離該第二承載面的底部；以及對所暴露的該導通柱的底部作抗氧化處理。在 一實施例中，該制造集成電路封裝件的方法進一步包含在將多個第二集成電路元件封裝于 承載元件的第二承載面后將所封裝的中間品分為多個區塊，每一區塊包含多個封裝單元； 將多個區塊放置并固持于承載基板框架的相應承載位置;及在將多個第一集成電路元件封 裝于承載元件的第一承載面后將多個區塊自承載基板框架釋放。其中將多個區塊固持于承 載基板框架的相應承載位置包含在第二注塑殼體所在側使用黏膠帶將多個區塊與承載基 板框架固定為一體。
[0007] 本發明實施例提供的集成電路封裝件及其制造方法，可在承載元件的兩面均設置 封裝結構，從而在實現功能多樣的復雜集成電路封裝件時亦可有效的控制產品的尺寸，滿 足電子產品日趨功能強大而尺寸縮小的需求。
【附圖說明】
[0008] 圖1所示是根據本發明一實施例的集成電路封裝件的剖面側視圖
[0009] 圖2a-2e所示是根據本發明一實施例的制造一集成電路封裝件的方法的主要步驟 流程示意圖，各圖示出了相應步驟得到的產品結構的剖面側視圖
[0010]圖3a-3e所示是根據本發明一實施例的制造集成電路封裝件的方法中進行分區作 業的流程示意圖
【具體實施方式】
[0011] 為更好的理解本發明的精神，以下結合本發明的部分優選實施例對其作進一步說 明。
[0012] 圖1所示是根據本發明一實施例的集成電路封裝件10的剖面側視圖。與現有的單 面封裝技術不同，本發明采用的是雙面封裝技術。
[0013] 具體的，如圖1所示，該集成電路封裝件10包含一承載待封裝元件的承載元件12， 其具有相對的第一承載面120及第二承載面122。該承載元件12可選自封裝基板與導線框架 中一者，本實施例中采用的是封裝基板。
[0014] 該集成電路封裝件10進一步包含至少一第一集成電路元件14、至少一第二集成電 路元件16,及若干導通柱18。第一集成電路元件14與第二集成電路元件16等待.封裝元件的 具體類型和數目可視產品需求決定，如在本實施例中，第一集成電路元件14為兩個，而第二 集成電路元件16僅一個。該第一集成電路元件14可以慣常的封裝方式設置于該承載元件12 的第一承載面120,并由設置于該承載元件12的第一承載面120的第一注塑殼體13塑封。類 似的，該第二集成電路元件16可以慣常的封裝方式設置于該承載元件12的第二承載面122， 并由設置于該承載元件12的第二承載面120的第二注塑殼體15塑封。對于一些高頻率工作 或易受電磁干擾的該集成電路封裝件10,還可在該集成電路封裝件10的外表面，包含第一 注塑殼體13外表面、第二注塑殼體15外表面及承載元件12外側面等上濺鍍一屏蔽層17以進 一步提高抗電磁干擾能力。若干導通柱18,可采用常見的銅柱設置于該承載元件12的第二 承載面122且經配置以與該第一集成電路元件14及該第二集成電路元件16電連接。具體的， 該承載元件12上設有若干電連接結構(未示出），如跡線(trace)或導通孔(via)等可提供第 一集成電路14于第一承載面120上的引腳及第二集成電路16于第二承載面122上的引腳至 相應導通柱18的電連接。該導通柱18遠離第二承載面122的底部180暴露于第二注塑殼體15 外，并經電鍍或化學鍍金處理以達到抗氧化的作用。
[0015] 在將該集成電路封裝件10連接至外部電路結構（未示出），如一印刷電路上時，該 導通柱18作為集成電路封裝件10的外部引腳藉由焊錫等方式安裝固定于該外部電路結構 上并可實現相應的電連接。
[0016] 圖2a_2e所示是根據本發明一實施例的制造一集成電路封裝件10的方法的主要步 驟流程示意圖，其中各圖示出了相應步驟得到的產品結構的剖面側視圖。該方法可制造前 述的集成電路封裝件10。簡單起見，圖2a_2e僅示出了對應該一集成電路封裝件10的一個封 裝單元;而在實際生產中如本領域技術人員所了解的是多個封裝單元同時進行的。
[0017]如圖2a所示，首先提供一承載元件12，其選自封裝基板與導線框架中一者，該承載 元件12具有相對的第一承載面120及第二承載面122,且該第二承載面122上設有若干導通 柱18,例如銅柱。該導通柱18可藉由蝕刻，如光蝕刻的方式在該第二承載面122上生成。此 外，該承載元件12上設有若干電連接結構(未示出），如跡線(trace)或導通孔(via)等可提 供第一承載面120上端子與第二承載面122上端子與相應導通柱18間的電連接。
[0018]如圖2b所示，將多個第二集成電路元件16(每個封裝單元為至少一個)封裝于該承 載元件12的第二承載面122,其包含注塑形成塑封該第二集成電路元件16與該導通柱18的 第二注塑殼體15。具體的封裝形式有多種，可采用本領域人員所熟知的一些常用封裝形式。 封裝后該第二集成電路元件16的引腳(未示出）可通過錫球或凸塊30等與第二承載面122上 的相應端子電連接，并藉由電連接結構進一步與相應導通柱18電連接。當然依第二集成電 路元件16的類型不同，所采用的電連接形式也有不同，如錫球或凸塊30之外還可使用引線 32、導電膠34等等。
[0019]類似的，如圖2c所示，將多個第一集成電路元件14(每個封裝單元為至少一個)封 裝于該承載元件12的第一承載面120,其包含注塑形成塑封該第一集成電路元件14的第一 注塑殼體13。具體的封裝形式有多種，可采用本領域人員所熟知的常用封裝形式。封裝后該 第一集成電路元件14的引腳(未示出）可通過引線32或錫膏34等與第一承載面120上的相應 端子電連接，并藉由電連接結構進一步與相應導通柱18電連接。
[0020]如圖2d所示，在完成承載元件12兩面的初步封裝后，研磨該第二注塑殼體15的底 面150以暴露該導通柱18遠離該第二承載面122的底部180。
[0021]接著在圖2e中，對所暴露的該導通柱18的底部180以電鍍或化學鍍金等方式作抗 氧化處理。如此，該導通柱18即可用作該集成電路封裝件10的外部引腳而與其它外部電路 結構電連接。