基于iii-v族半導體材料的ac開關的制作方法
【專利說明】
【背景技術】
[0001]II1-V族化合物是通過將選自元素周期表的第III族和第V族的元素組合所形成的化合物。III族元素包括硼(B)、鋁(A1)、鎵(Ga)、銦(In)和鈦(Ti)。V族元素包括氮(N)、磷(P)、砷(As)、銻(Sb)和鉍(Bi)。
[0002]諸如氮化鎵(GaN)的II1-V族化合物有時用作用于半導體器件的制造材料。例如，基于ΙΙΙ-ν半導體的(II1-V semiconductor based)半導體器件可以是如下的半導體器件:其至少部分地形成在沉積于半導體裸片襯底(例如娃(Si)襯底、碳化娃(SiC)襯底、或由展現了與Si或SiC類似的電學和化學特性的材料所制成的其他類似類型的襯底)頂部上的GaN層或其他II1-V族半導體材料層內。
[0003]在半導體器件制造中使用諸如GaN的II1-V族材料的一個主要優點在于，II1-V半導體材料具有應變誘導的(strain-1nduced)壓電電荷特性，其允許固有地具有低導通電阻(RdsJ的導電溝道(例如二維電子氣區域[2DEG])形成在II1-V族半導體材料層內而并未對II1-V族半導體材料層摻雜。通過消除對II1-V族半導體材料層的摻雜的需求，降低了與基于II1-V族半導體材料的半導體器件相關聯的總的雜質散射效應，因此與其他半導體器件相比，允許本征載流子迀移率更容易地形成在導電溝道中。
[0004]不幸的是，II1-V半導體材料層對于“陷阱”敏感。陷阱是由于與II1-V族半導體材料相關聯的潛在地較大的帶隙而在πι-ν族半導體材料中形成的區域。與允許移動載流子行進通過相鄰的導電溝道不同地，II1-V半導體層傾向于通過從導電溝道俘獲或拉出移動載流子、并且將該移動載流子保留在II1-V族半導體層的陷阱內，而在導電溝道處造成“電流崩塌”。半導體器件的R_直接正比于其俘獲率以及電流崩塌的量。例如，電流崩塌可以使得基于II1-V半導體的半導體器件以一百的因子而增大其額定rDS(]N。至少部分地形成在設置在半導體本體的襯底頂部上的II1-V族半導體層內的基于II1-V半導體的半導體器件、尤其是基于GaN的半導體器件，可以具有比其他半導體器件反常地更高的陷阱率。得到的高RDS(]N可以使得基于πι-ν半導體的半導體器件無法用于一些(如果不是所有的話)高電子迀移率效應晶體管(HEMT)應用。

【發明內容】

[0005]通常，本公開的電路和技術可以使得能夠動態配置半導體裸片，以便于:在形成于單個共同襯底頂部上的πι-ν族半導體材料的層中防止電流崩塌；并且允許半導體裸片支持多個基于II1-V半導體的半導體器件(例如用作雙向開關)至少部分地形成并集成在II1-V族半導體層內，以用于向AC負載供電。耦合結構(例如，作為半導體裸片的外部部件，或者集成在裸片自身上)可以確保半導體裸片的共同襯底耦合至可用的最低電位(例如雙向開關的最低電位負載端子)。通過確保共同襯底的電位處于或者近似處于與可用最低電位相同的電位下(例如，在幾伏內)，甚至當可用最低電位的位置改變時，耦合結構也動態地配置半導體裸片以將行進在導電溝道內的移動載流子排斥遠離II1-V半導體層的陷阱。
[0006]在一個示例中，功率電路包括半導體裸片，該半導體裸片包括共同襯底以及形成在該共同襯底頂部上的II1-V族半導體層。至少一個雙向開關器件至少部分地形成在II1-V族半導體層內，并且該至少一個雙向開關至少包括第一負載端子和第二負載端子。功率電路也包括耦合結構，該耦合結構配置用于將半導體裸片的共同襯底動態地耦合至在第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。
[0007]在另一示例中，半導體裸片包括共同襯底以及形成在該共同襯底頂部上的ΙΙΙ-ν族半導體層。半導體裸片也包括雙向開關器件，該雙向開關器件至少部分地形成在II1-V族半導體層內，并且該雙向開關器件至少具有第一負載端子和第二負載端子。半導體裸片也包括耦合結構，該耦合結構配置用于將共同襯底動態地耦合至第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。
[0008]在另一示例中，一種方法包括，操作半導體裸片，該半導體裸片包括共同襯底以及形成在該共同襯底頂部上的II1-V族半導體層，其中至少一個雙向開關器件至少部分地形成在II1-V族半導體層內，該至少一個雙向開關至少具有第一負載端子和第二負載端子。該方法還包括，將半導體裸片的共同襯底動態地耦合至第一負載端子的第一電位和第二負載端子的第二電位之中的最低電位。
[0009]在下文中在附圖和說明書中列出了一個或多個示例的細節。從說明書和附圖以及從權利要求書，本公開的其他特征、目標和優點將變得顯而易見。
【附圖說明】
[0010]圖1 一圖3是示出了根據本公開一個或多個方面的用于向AC負載供電的示例性系統的方框圖。
[0011]圖4A和圖4B是示出了圖1 一圖3中所示的示例性系統的示例性M0SFET型AC開關的電路圖。
[0012]圖5A —圖5C是示出了圖1 一圖3中所示的示例性系統的示例性基于II1-V半導體的AC開關的電路圖。
[0013]圖6是示例性基于II1-V半導體的AC開關的分層剖視圖。
[0014]圖7A和圖7B是示出了根據本公開一個或多個方面的用于動態地配置基于II1-V半導體的AC開關的示例性供電電路的電路圖。
[0015]圖8A是示出了圖7A中所示功率電路的電壓特性的定時圖。
[0016]圖8B是示出了圖7B中所示功率電路的電壓特性的定時圖。
[0017]圖9A是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5A所示的示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于ΙΙΙ-ν半導體的開關橫向地集成的圖7A的耦合結構的示例。
[0018]圖9B是示出了用于圖9A中所示示例性半導體裸片的示例性接合可選例的概念圖。
[0019]圖10是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5A所示的示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于ΙΙΙ-ν半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0020]圖11A和圖11B是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5A所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0021]圖11C是示出了圖11A和圖11B的耦合結構的附加示例的示例性元件的電路圖。
[0022]圖12是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5B所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0023]圖13是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5B所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0024]圖14A和圖14B是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5B所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0025]圖15是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5C所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的示例。
[0026]圖16是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5C所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0027]圖17A和圖17B是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5C所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7A的耦合結構的附加示例。
[0028]圖18是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5A所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7B的耦合結構的附加示例。
[0029]圖19是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5B所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7B的耦合結構的附加示例。
[0030]圖20是示例性半導體裸片的分層剖視圖，其包括與共用了與圖5C所示示例性基于II1-V半導體的AC開關相同結構的示例性雙向基于II1-V半導體的開關橫向地集成的圖7B的耦合結構的附加示例。
[0031]圖21是示出了根據本公開一個或多個方面的圖7B中所示示例性功率電路的示例性操作的流程圖。
【具體實施方式】
[0032]—些電子器件(例如晶體管、二極管、開關等)是基于半導體的，或者換言之，形成在由半導體材料制成的半導體裸片上。在一些應用中，II1-V化合物用作用于半導體器件的制造材料。II1-V化合物通過將選自元素周期表的III族或V族的元素組合而形成。II1-V化合物的示例包括氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化鋁(A1N)、磷化鋁(A1P)、砷化鋁(AlAs)、銻化鋁(AlSb)、氮化鎵(GaN)、磷化鎵(GaP)、砷化鎵(GaAs)、銻化鎵(GASb)、氮化銦(InN)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、氮化鈦(TiN)、磷化鈦(TiP)、砷化鈦(TiAs)和銻化鈦(TiSb)。使用II1-V半導體材料形成的半導體器件，在此稱作基于ΙΙΙ-ν半導體的器件。例如，基于II1-V半導體的器件的一個示例是基于GaN的雙向開關。基于GaN的雙向開關可以由至少部分地形成在層疊于例如由娃(Si)或碳化娃(SiC)制成的襯底頂部的GaN層內的一個或多個基于GaN的器件(例如兩個GaN開關)制造。該一個或多個GaN器件可以形成在位于層疊于GaN層頂部上的氮化鋁鎵(AlGaN)層的界面處，并且該一個或多個GaN器件的導電溝道可以位于GaN層的邊界或鄰接AlGaN層的部分內。
[0033]基于II1-V半導體的器件、諸如基于GaN的半導體器件，與其他類型半導體器件相比，可以以較低成本具有更高程度的性能。基于GaN的半導體器件具有高的飽和速度(例如，與Si的lX107cm/s相比，對于GaN為2.5X107cm/s)以及改進的擊穿場強(例如與Si的?3 X 105V/cm(3MV/cm)相比，對于 GaN 為 5 X 105V/cm(3MV/cm))。基于 GaN 的半導體器件也可以具有直接和大的帶隙(與硅的1.leV相比，對于GaN例如為3.4eV)，允許較低的比導通電阻(“RDS(]N”)和高的工作溫度。
[0034]使用GaN層的一個優點是，GaN具有應變誘導的壓電電荷，該應變誘導的壓電電荷允許導電溝道(例如二維電子氣(2DEG)區域)形成在基于GaN的半導體器件內而無需摻雜GaN材料。消除了對GaN材料摻雜的需求，可以減少基于GaN的半導體材料的雜質散射效應，這可以允許本征載流子迀移率自由地形成在具有低導通電阻(RdsJ的當前導電溝道(例如2DEG區域)中。
[0035]不幸的是，GaN層對所謂的“陷阱”敏感。陷阱通常指由于與GaN材料相關聯的潛在地大的帶隙而可以在GaN層中形成的區域。也即，陷阱是GaN層中的局部缺陷，諸如碳原子，該碳原子引入了恰好位于價帶和導帶之間能級。根據Shockley-Read-Hall統計，如果陷阱的能級位于價帶和導帶中間，那么該陷阱對于捕獲電子是特別有效的。與允許移動載流子行進通過導電溝道不同，GaN層傾向于通過從導電溝道捕獲或拉出移動載流子并且將移動載流子保留在GaN層陷阱內，而在導電溝道處引起“電流崩塌”。也即，當正在經歷電流崩塌時，由于缺乏移動通過導電溝道的移動載流子，導致基于GaN的器件可能不再支持滿載電流。電流崩塌可以引起跨基于GaN的器件的正向電壓降的顯著增大(例如從1或2V至近似400V)。
[0036]半導體器件的RDS(]N可能由于從導電溝道捕獲移動載流子而惡化。術語“動態RDSQN”描述了器件的RDSQN可以由于之前施加的阻斷電壓而惡化的事實；也即，來自2DEG的可用移動載流子的一部分被捕獲在陷阱中并且僅非常緩慢地釋放(例如在ms至秒的時間范圍內)。例如，陷阱可以導致以一百的因子而增大基于πι-ν半導體的器件的額定RDS(]N。基于II1-V半導體的半導體器件、尤其是具有πι-ν半導體層以及Si或SiC的共同襯底兩者的基于II1-V半導體的半導體器件，與其他半導體器件相比，可以具有更高的陷阱率。由更高陷阱率所導致的更高RDS(]N，可以使得基于II1-V半導體的半導體不可用于一些(如果不是所有的話)功率器件或其他應用。
[0037]使得基于II1-V半導體的半導體器件不可用作HEMT的相同的高R_也可以防止m-V半導體用于形成橫向器件結構。例如，當與非常高歐姆襯底(諸如Si或SiC襯底)組合在一起時，由πι-ν半導體層所引起的電流崩塌可能阻礙在單個共用的或共同的襯底上集成多于一個基于πι-ν半導體的器件(例如開關)。
[0038]在II1-V半導體層中發現的陷阱，對于施加至共同襯底的背面接觸的電壓是極端敏感的。尤其是在低電阻的Si襯底的情形中，其通常用于制造Si上GaN技術。由于上述的對于施加至襯底的背面接觸的電壓的極端敏感，背面電位立即傳輸到πι-v半導體層表面處，并且在一些示例中，可以激活在II1-V半導體層中陷阱與2DEG區域之間的交互，并且從而導致性能損失。
[0039]通常，本公開的電路和技術可以使得能夠動態配置基于II1-V半導體的半導體裸片，以便于防止在其ΙΙΙ-ν半導體層中電流