用于封裝應力敏感器件的硅保護物的制作方法
【專利說明】
【背景技術】
[0001 ] 這些年來，封裝技術進化成開發更小、更便宜、更可靠以及更環境友好封裝。例如，開發出芯片尺寸封裝技術，使得直接表面可安裝的封裝具有不大于集成電路芯片面積1.2倍的表面面積。晶片級封裝(WPL)是一種芯片尺寸封裝技術包括各種技術使得集成電路芯片在分割前以晶片級封裝。晶片級封裝將晶片制造工藝延伸到包括器件互連和器件保護工藝。因而晶片級封裝允許晶片級的晶片制造、封裝、測試以及老化工藝(burn-1n)集成地制造工藝。
[0002]半導體器件制造中使用的一些制造工藝使用顯微光刻法在圓形晶片上圖案化集成電路，圓形晶片由半導體形成，例如硅、砷化鎵等。典型地，將圖案化晶片分割成單個集成電路芯片或管芯以將集成電路彼此分離。使用各種封裝技術組裝或封裝單個集成電路芯片以形成半導體器件，半導體器件可以安裝在印刷電路板上。

【發明內容】

[0003]描述了一種表面安裝半導體封裝、電子器件以及用于制造表面安裝半導體封裝和電子器件的方法，該表面安裝半導體封裝包括引線框架組件；設置在引線框架組件上的集成電路器件；設置在集成電路器件上的硅保護物(silicon shield)，其中硅保護物配置為減輕施加到集成電路器件的封裝應力；以及包封集成電路器件、硅保護物以及至少一部分引線框架組件的模塑層，保護物。在實施例中，使用根據本發明示例技術的電子器件包括印刷電路板和表面安裝半導體封裝。在實施方式中，使用根據本發明示例技術的用于制造表面安裝半導體封裝和/或半導體器件的一種工藝包括在引線框架組件上放置集成電路器件；在集成電路器件上放置硅保護物；以及形成包封集成電路器件、硅保護物以及至少一部分引線框架組件的模塑層保護物。
[0004]本
【發明內容】
以一種簡化的形式引入概念的選擇，其將在下文的【具體實施方式】中進一步描述。本
【發明內容】
并不旨在確定權利要求所要求保護主題的關鍵特征或必要特征，也不旨在用于幫助決定權利要求所要求保護主題的范圍。
【附圖說明】
[0005]詳細說明將參照附圖描述。說明書和附圖中不同示例中的相同的附圖標記代表相似或相同的部件。
[0006]圖1A是橫截面側視圖，示出了根據本發明的示例實施例的包括設置在集成電路管芯上的硅保護物的一種表面安裝半導體封裝的實施例保護物。
[0007]圖1B是局部俯視圖，示出了根據本發明的示例實施例的包括設置在集成電路管芯上的硅保護物的一種表面安裝半導體封裝的實施例保護物。
[0008]圖2示出了一種用于制造表面安裝半導體封裝示例工藝的流程圖，表面安裝半導體封裝包括設置在集成電路管芯上的硅保護物，例如如圖1A和1B所示的表面安裝半導體封裝。
【具體實施方式】
[0009]概述
[0010]半導體封裝促進比使用許多其他封裝技術制造的器件更低成本、具有更小尺寸以及提供更低寄生效應的半導體器件的生產。但是，在應力敏感器件中，封裝應力能夠影響溫度系數(TC)與熱滯后(TH)性能。精確測量器件，例如有源管芯，在制造期間對應力更敏感并且在封裝組件之后和在可靠性測試之后要求最小的信號漂移，例如參考電壓、DAC與ADC測試。
[0011]因此，描述了一種表面安裝半導體封裝、電子器件以及用于制造表面安裝半導體封裝和電子器件的方法，其包括引線框架組件；設置在引線框架組件上的集成電路器件；設置在集成電路器件上的硅保護物，其中硅保護物配置為減輕施加到集成電路器件的封裝應力；以及包封集成電路器件、硅保護物以及至少一部分引線框架組件的模塑層保護物。在實施例中，使用根據本發明示例技術的電子器件包括印刷電路板和表面安裝半導體封裝。在實施例中，使用根據本發明示例技術的用于制造表面安裝半導體封裝和/或半導體器件的一種工藝包括在引線框架組件上放置集成電路器件；在該集成電路器件上放置硅保護物；以及形成包封集成電路器件、硅保護物以及至少一部分引線框架組件的模塑層保護物。
[0012]這里公開的表面安裝半導體封裝通過在集成電路器件和/或應力敏感器件上放置硅保護物減輕來自封裝組件制造和可靠性測試的應力效應，其中硅保護物提供額外的保護層。
[0013]示例實施例
[0014]圖1A和1B不出了根據本發明的不例實施例的一種表面安裝半導體封裝100和半導體器件保護物。半導體封裝100包括半導體器件，半導體器件被配置為封裝和安裝到電子器件，例如印刷電路板114，以形成另一個電子器件。半導體封裝的一些例子可以包括小外形晶體管、精確測量器件、或者其他敏感集成電路器件。
[0015]如圖1A和1B所示，表面安裝半導體封裝100可以包括引線框架組件102。在實施例中，引線框架組件102可以包括引線框架，其進一步包括金屬結構，在表面安裝半導體封裝100內金屬結構配置為從集成電路器件104輸送電子信號到外部器件(例如，印刷電路板114)。在一些示例中，引線框架可以通過從銅或銅合金平板移除材料制造。一些用于制造引線框架的工藝可以包括蝕刻(適用于少量引線框架制造)和/或沖壓(適用于大量引線框架制造)。在實施例中，引線框架組件102可以包括至少一個引線框架接觸墊116和/或引腳，其可以包括引線框架上的部分引線，引線框架被配置為提供到外部器件例如印刷電路板114的電接觸和/或電信號。在其他實施例中，引線可以電耦合至引線框架接觸墊116，并且引線框架接觸墊116可以形成為與引線框架組件102分離。在這些實施例中，引線框架接觸墊116可以包括設置在表面安裝半導體封裝100底部的金屬和/或導電接觸墊。
[0016]如圖1A和1B所示，表面安裝半導體封裝100可以包括設置在引線框架組件102上的集成電路器件104。在實施例中，集成電路器件104可以包括至少一個集成電路(例如集成電路管芯)，其已自加工過的半導體晶片的一部分(未顯不)形成和/或作為其一部分形成。集成電路器件104可以包括數字集成電路、模擬集成電路、混合信號電路等。在一個或多個實施例中，集成電路器件104可以包括數字邏輯器件、模擬器件(例如放大器等)、以及它們的組合等。
[0017]如上所述，集成電路器件104可以使用各種制造技術制造。例如，集成電路器件104可以通過互補金屬氧化物半導體(CMOS)工藝、雙極半導體工藝等制造。集成電路器件104可以包括形成在其中的電互連(例如集成電路、再布線層(redistribut1n layer)、通孔、接觸墊等)。在實施例中，集成電路器件104可以包括有源管芯(例如處理器)和/或無源管芯(例如電容、晶體管等)。另外，集成電路器件104可以包括電互連(例如接觸墊、金屬墊，比如銅和/或招、凸點下金屬化層(UBM，under-ball metallizat1n)等)，電互連配置為提供集成電路器件104與外部組件(例如印刷電路板)之間的電連接(通過再布線層、通孔、焊料凸塊、和/或其他電互連)。集成電路器件104可以配置為使用表面安裝技術，例如拾取和放置(pick-and-place)技術，親合至引線框架組件102。
[0018]在實施例中，集成電路器件104可以物理和/或電耦合至引線框架組件102。在一個實施例中，集成電路器件104可以使用管芯連接(die attach) 118耦合至引線框架組件102。管芯連接118可以包括用于將集成電路器件104耦合至引線框架組件102的材料。管芯連接118 —些例子可以包括環氧樹脂管芯連接、共晶管芯連接、和/或焊料連接。在一個具體的實施例中，集成電路器件104可以使用至少一個引線接合(wireboncOllO電連接至引線框架組件102。引線接合可以包括集成電路器件104與引線框架和/或其他封裝之間的互連。引線接合材料的一些例子可以包括金、銀、招、和/或銅。在實施例中，引線接合的直徑可以介于約15 μ m到約幾百μπι之間(例如200 μ m)。在另一個實施例中，表面安裝半導體封裝100可以包括具有倒裝芯片配置的集成電路器件104。在該實施例中，集成電路器件104可以使用至少一個焊料凸塊(未示出)機械連接與電連接到引線框架組件102。焊料凸塊可以形成在集成電路器件104的表面。在實施例中，焊料凸塊可以包括適于焊接的材料，例如無鉛金屬，比如錫-銀-銅(Sn-Ag-Cu)合金(即SAC)，錫-銀(Sn_Ag)合金，錫-銅(Sn-Cu)合金等。在一個具體的實施例中，錫鉛(PbSn)材料可以用作焊料凸塊。在使用至少一個焊料凸塊的實施例中，焊料凸塊用作管芯連接118。
[0019]如圖1A和1B所示，表面安裝半導體封裝100包括連接至集成電路器件104的硅保護物106。硅保護物106可以連接至集成電路器件104的遠離管芯連接118和引線框架組件102的側面上。在實施例中，硅保護物106可以包括設置在集成電路器件104上的硅層或其他耐用且犧牲性材料，硅保護物106配置為阻止施加到敏感集成電路器件104的應力。硅保護物106可以具有各種尺寸。例如，硅保護物106可以具有比集成電路器件104的相應側面(例如配置為臨近硅保護物106的側面)上的表面面積小的表面面積。進一步，硅保護物106可以具有各種厚度。在一個具體實施例中，硅保護物106可以具有大約5mm的厚度。