等離子體損傷測試結構及其制作方法
【技術領域】
[0001]本申請涉及半導體集成電路的技術領域，具體而言，涉及一種等離子體損傷測試結構及其制作方法。
【背景技術】
[0002]在半導體芯片的制作過程中，通常需要使用等離子體工藝以形成所需器件，例如采用等離子體增強化學氣相沉積(PECVD)工藝沉積介質層或金屬層等，又例如采用等離子體刻蝕工藝對襯底或介質層等進行刻蝕。然而，在等離子體工藝的過程中會產生等離子電荷。如果積累了等離子電荷的導體直接連接到器件的柵極上，就會在柵極和襯底之間的柵氧化層上形成柵極漏電流。當積累的電荷超過一定數量時，這種柵極漏電流會損傷柵氧化層，從而使器件甚至整個芯片的可靠性和壽命嚴重降低。通常將這種情況稱為等離子損傷(PID)，又稱為天線效應(PAE)。
[0003]為了檢測半導體芯片制作過程中的等離子損傷，通常將包含等離子損傷測試結構的晶圓置于半導體芯片的制作工藝過程中，以檢測半導體芯片受到的等離子損傷。圖1為現有的等離子損傷測試結構的示意圖。如圖1所示，現有的等離子損傷測試結構包括:設置于襯底10'中的晶體管20'，設置于晶體管20'上的互連層30'，設置于襯底10的表面上的測試互連層40'，以及設置于測試互連層40'上的焊盤結構50'。其中，互連層30'和測試互連層40'通過頂層金屬層連接；焊盤結構50'包括具有通孔的介質層51'和設置于通孔中的金屬焊盤53'。
[0004]在上述等離子損傷測試結構中，焊盤結構是在形成頂層金屬層之后形成的，而焊盤結構的制作需要采用等離子體增強化學氣相沉積(PECVD)以及等離子體刻蝕工藝，例如采用等離子體增強化學氣相沉積工藝形成介質層，又例如采用等離子體增強化學氣相沉積工藝在介質層中形成通孔。上述等離子體增強化學氣相沉積和等離子體刻蝕過程中產生的等離子電荷會通過頂層金屬層傳遞到器件的柵極上，從而在柵極和襯底之間的柵氧化層上形成柵極漏電流，進而損傷柵氧化層，使得等離子損傷測試結構甚至整個芯片的可靠性和壽命嚴重降低，并使得采用上述等離子損傷測試結構檢測等離子損傷時的準確性降低。目前，針對上述問題還沒有有效的解決方法。

【發明內容】

[0005]本申請旨在提供一種等離子體損傷測試結構及其制作方法，以減少制作等離子損傷測試結構的過程中產生的等離子損傷，并提高采用等離子損傷測試結構檢測等離子損傷的準確性。
[0006]為了實現上述目的，本申請提供了一種等離子體損傷測試結構，該等離子體損傷測試結構包括:晶體管，設置于襯底中；互連層，包括第一頂層金屬層和第一底層金屬層，第一底層金屬層與晶體管中的柵極之間形成電連接；測試互連層，包括第二頂層金屬層和第二底層金屬層，測試互連層設置于襯底上；焊盤結構，包括具有通孔的介質層和設置于通孔中的金屬焊盤，焊盤結構設置于第二頂層金屬層上，該等離子體損傷測試結構還包括:金屬連接層，金屬連接層的第一端設置于第一頂層金屬層的表面上，金屬連接層與測試互連層之間形成電連接。
[0007]進一步地，上述等離子體損傷測試結構中，金屬連接層的第二端設置于第二頂層金屬層的表面上，且金屬連接層的第二端與介質層相連。
[0008]進一步地，上述等離子體損傷測試結構中，等離子體損傷測試結構還包括:中間互連層，包括第三頂層金屬層和第三底層金屬層，中間互連層設置于互連層和測試互連層之間，且第三底層金屬層與第二底層金屬層相連接；金屬連接層的第二端設置于第三頂層金屬層的表面上，且金屬連接層的第二端與介質層相連。
[0009]進一步地,上述等離子體損傷測試結構中，金屬連接層的材料與金屬焊盤的材料相同。
[0010]進一步地，上述等離子體損傷測試結構中，金屬連接層和金屬焊盤的材料為鋁。
[0011]進一步地，上述等離子體損傷測試結構還包括:天線結構，與互連層電連接設置；以及二極管，設置于襯底中，二極管與第二底層金屬層之間形成電連接。
[0012]本申請還提供了一種等離子體損傷測試結構的制作方法，該制作方法包括以下步驟:在襯底中形成晶體管；在晶體管上形成包括第一頂層金屬層和第一底層金屬層的互連層，并在襯底上形成包括第二頂層金屬層和第二底層金屬層的測試互連層，第一底層金屬層與晶體管中的柵極之間形成電連接；在第二頂層金屬層上形成具有通孔的介質層；在通孔中形成金屬焊盤，并形成第一端位于第一頂層金屬層的表面上的金屬連接層，金屬連接層與測試互連層之間形成電連接。
[0013]進一步地，上述制作方法中，形成金屬焊盤和金屬連接層的步驟包括:形成覆蓋第一頂層金屬層、第一頂層金屬層和第二頂層金屬層之間的表面以及介質層和通孔的金屬預備層；刻蝕去除介質層的表面上的部分金屬預備層，形成金屬焊盤和第二端位于第二頂層金屬層的表面上的金屬連接層。
[0014]進一步地，上述制作方法中，在形成互連層和測試互連層的步驟中，在互連層和測試互連層之間形成包括第三頂層金屬層和第三底層金屬層的中間互連層，第三底層金屬層與第二底層金屬層相連接；形成金屬焊盤和金屬連接層的步驟中，形成覆蓋第一頂層金屬層、第三頂層金屬層、第一頂層金屬層和第三頂層金屬層之間的表面、第三頂層金屬層和第二頂層金屬層之間的表面以及介質層和通孔的金屬預備層，然后刻蝕去除位于介質層的表面上的部分金屬預備層，形成金屬焊盤和第二端位于第三頂層金屬層的表面上的金屬連接層。
[0015]進一步地，上述制作方法中，形成具有通孔的介質層的步驟包括:形成覆蓋第一頂層金屬層和第二頂層金屬層的表面，以及第一頂層金屬層和第二頂層金屬層之間的表面的介質預備層；刻蝕介質預備層以形成通孔和介質層。
[0016]進一步地，上述制作方法中，在形成測試互連層的步驟之前，在襯底中形成二極管；在形成測試互連層的步驟中，形成與二極管電連接的第二底層金屬層。
[0017]進一步地，上述制作方法中，在形成互連層的步驟中，形成與互連層電連接的天線結構。
[0018]應用本申請的技術方案，通過先在測試互連層上設置介質層以及位于介質層中的通孔，再設置使互連層和測試互連層電連接的金屬連接層，從而使得設置介質層以及位于介質層中的通孔所采用的等離子體工藝過程中產生的等離子電荷不會通過互連層傳遞到測試結構的柵極上，進而減少了制作等離子損傷測試結構的過程中產生的等離子損傷，使得該等離子體損傷測試結構中的等離子損傷得以減少，并提高了采用該等離子損傷測試結構檢測等離子損傷的準確性。
【附圖說明】
[0019]構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中:
[0020]圖1示出了現有等離子損傷測試結構的剖面結構示意圖；
[0021]圖2示出了本申請一種優選實施方式所提供的等離子損傷測試結構剖面結構示意圖；
[0022]圖3示出了本申請另一種優選實施方式所提供的等離子損傷測試結構剖面結構示意圖；
[0023]圖4示出了本申請實施方式所提供的等離子損傷測試結構的制作方法的流程示意圖；
[0024]圖5示出了本申請一種優選實施方式所提供的等離子損傷測試結構的制作方法中，在襯底中形成晶體管后的基體的剖面結構示意圖；
[0025]圖6示出了在圖5所示的晶體管上形成包括第一頂層金屬層和第一底層金屬層的互連層，并在襯底上