一種高質量MIS結構的GaN基場效應晶體管及其制備方法
【技術領域】
[0001]本發明涉及半導體器件制備技術領域，公開了一種高質量GaN MISFET結構及其制備方法，具體涉及GaN MISFET器件柵極介質層及其與GaN界面的改進方法。
【背景技術】
[0002]GaN半導體材料具有禁帶寬度大、擊穿電場高、飽和電子漂移速度大和熱導率高等優越的性能。GaN基功率開關器件通常利用AlGaN/GaN異質結構界面處高濃度、高迀移率的二維電子氣工作，使器件具有導通電阻小、開關速度快的優點，成為下一代功率開關器件的理想替代品。
[0003]高性能常關型開關器件的實現是GaN電力電子器件面臨的一個重要挑戰，是目前學術界與產業界公認的一個科技難點。高性能常關型器件不僅要求具備正的閾值電壓和高的閾值電壓值，以簡化器件外圍電路、保證系統失效安全，而且要有穩定的閾值電壓，確保器件穩定可靠的工作。采用凹槽型MIS柵結構實現器件常關，其中MIS柵主要是為了降低柵極漏電流，增大柵壓范圍。Si基器件中可采用熱氧化方法制備高質量Si/Si02 M0S界面結構，然而對于GaN基器件，MIS柵的引入增加了一些額外的問題，如:界面電荷、界面態、介質層缺陷等等。目前制備方法得到GaN MIS界面質量不佳，導致MIS界面系統中存在較高的固定電荷及介質層/GaN界面電荷和界面態密度。在介質層與GaN接觸界面存在的Ga的本體氧化物是引發高界面態的重要因素，劣化器件特性。柵極在不同的偏壓下，這些界面態和缺陷電荷會進行充放電，而造成閾值電壓的漂移，大大地劣化了器件工作的穩定性。因此尋找合適的方法制備高質量的介質層，減少或去除介質層/GaN界面處Ga203的生成，從而降低界面態密度，提高器件的性能，尤其是對MIS結構柵極漏電的降低以及閾值電壓穩定性問題的改善是非常重要的。

【發明內容】

[0004]本發明為克服上述現有技術所述的至少一種缺陷，本發明目的主要在于提高現有技術方案中柵極介質層與GaN形成的界面系統的質量，提升介質層的絕緣特性，降低MIS界面態密度，提高柵極區域溝道電子的迀移率，提供一種能夠實現高閾值電壓穩定性、低導通電阻、高輸出電流密度、高開關比的常關型GaN MISFET器件及其制作方法。
[0005]本發明可以采用分子束外延(MBE)設備來三次外延制備高質量A1N層，并進一步氧化得到高質量的絕緣介質層且同時使得MIS界面態密度得到有效降低。基本思路為:在等離子體輔助MBE設備中，在位處理去除GaN表面本征氧化物，隨后進行表面氮化處理，再外延生長高質量A1N薄層。由于A1N易被熱氧化，可通過氧化生成高質量的A1203(或A10N)，控制氧化條件以保留一層超薄A1N層形成Al203/AlN/GaN柵極堆疊結構。這一氧化A1N的方法既制備了高質量低缺陷電荷的A1203，同時又避免了高界面態的Al203/Ga203/GaN界面。
[0006]為解決上述技術問題，本發明采用的技術方案是:一種高質量GaN MISFET結構及其制備方法，其結構由下往上依次包括襯底、應力緩沖層、GaN外延層、二次外延層及二次外延形成的凹槽、三次外延層、三次外延層的表面氧化生成一層絕緣氧化物介質層、兩端形成源極和漏極、凹槽溝道處的絕緣層上覆蓋有柵極。
[0007]該凹槽呈U型或梯型結構。
[0008]所述襯底為Si襯底、藍寶石襯底、碳化娃襯底、GaN自支撐襯底中的任一種。
[0009]所述應力緩沖層為A1N、AlGaN、GaN的任一種或組合；應力緩沖層厚度為100nm~10 μ??ο
[0010]所述GaN外延層為非故意摻雜的GaN外延層或摻雜高阻GaN外延層，所述摻雜高阻層的摻雜元素為碳或鐵；GaN外延層厚度為100 nm~20 μπι。
[0011]所述的二次外延層AlGaN/GaN異質結構，AlGaN層厚度為5-50 nm，且招組分濃度可變化，GaN層厚度為0-500 nm。
[0012]所述的AlGaN勢皇層材料還可以為AlInN、InGaN、AlInGaN、A1N中的一種或任意幾種的組合；所述的二次外延層中的AlGaN勢皇層與GaN層之間還可以插入一 A1N薄層，厚度為 1-10 nm。
[0013]所述的三次外延層為高質量的A1N層，厚度為1-100 nm ;所述絕緣氧化物介質層為A1203或A10N化合物，厚度為1-100 nm ;一般三次外延A1N層的表面氧化形成一層絕緣氧化物介質層后，A1N層的剩余厚度控制在0-5 nm，形成A1N/氧化物介質層堆疊結構。
[0014]所述的源極和漏極材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金，其他能夠實現歐姆接觸的各種金屬或合金均可作為源極和漏極材料；柵極材料包括但不限于Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金，其他能夠實現高閾值電壓的各種金屬或合金均可作為柵極材料。
[0015]—種所述的高質量MIS結構的GaN基場效應晶體管的制作方法，包括以下步驟:
51、在Si襯底上生長應力緩沖層；
52、在應力緩沖層上生長GaN外延層；
53、在GaN外延層上沉積一層Si02，作為掩膜層；
54、通過光刻的方法，保留形成柵極區域之上的掩膜層；
55、選擇區域生長二次外延層，形成凹槽型柵極區域；
56、去除柵極區域之上的掩膜層；
57、生長三次外延層A1N薄層；
58、氧化形成A1N/氧化物介質層堆疊結構；
59、干法刻蝕完成器件隔離，同時刻蝕出源極和漏極歐姆接觸區域；
510、在源極和漏極區域蒸鍍上源極和漏極歐姆接觸金屬；
511、在凹槽處介質層上柵極區域蒸鍍柵極金屬。
[0016]所述的步驟S1中的應力緩沖層和步驟S2中的GaN外延層及步驟S5中的二次外延層的生長方法為金屬有機化學氣相沉積法、分子束外延法等高質量成膜方法；
所述步驟S3中掩膜層的生長方法為等離子體增強化學氣相沉積法、原子層沉積法、物理氣相沉積法或磁控濺射法；
所述的步驟S7中三次外延層A1N薄層的生長方法為金屬有機化學氣相沉積法、分子束外延法或原子層沉積方法等高質量成膜方法；
所述步驟S8的氧化方法為高溫熱氧化法、氧等離子體氧化法、臭氧氧化法或溶液氧化法等氧化方式。
[0017]與現有技術相比，有益效果是:本發明提出了一種高質量GaN MISFET結構及其制備方法，提高了器件的性能，尤其是對MIS結構柵極漏電的降低以及閾值電壓穩定性的提高是十分顯著的。本發明器件結構簡單，工藝重復性和可靠性高，能制備高質量的絕緣介質層，且同時減少或去除介質層/GaN界面處本體氧化物的生成，使得MIS界面態密度得到有效降低，提高柵極區域溝道電子的迀移率，提供一種能夠實現高閾值電壓穩定性、低導通電阻、高輸出電流密度、高開關比的常關型GaN MISFET器件及其制作方法。
【附圖說明】
[0018]圖1-11為本發明實施例1的器件制作方法工藝示意圖。
[0019]圖12為本發明實施例2的器件結構示意圖。
[0020]圖13為本發明實施例3的器件結構示意圖。
【具體實施方式】
[0021]附圖僅用于示例性說明，不能理解為對本專利的限制；為了更好說明本實施例，附圖某些部件會有省略、放大或縮小，并不代表實際產品的尺寸；對于本領域技術人員來說，附圖中某些公知結構及其說明可能省略是可以理解的。附圖中描述位置關系僅用于示例性說明，不能理解為對本專利的限制。
[0022]實施例1
如圖11所示為本實施例的器件結構示意圖，其結構由下往上依次包括襯底1，應力緩沖層2，GaN外延層3，二次外延層4，二次外延形成凹槽，三次外延層5，三次外延層5的表面氧化生成一層絕緣氧化物介質層6，兩端形成源極7和漏極8，凹槽溝道處的絕緣層6上覆蓋有柵極9。
[0023]上述高質量MIS結構的GaN基場效應晶體管的制作方法如圖1_圖10所示，包括以下步驟:
51、利用金屬有機化學氣相沉積方法，在Si襯底(1)上生長一層應力緩沖層(2)，如圖1所示；
52、利用金屬有機化學氣相沉積方