單片集成光電元件的方法
【專利說明】單片集成光電元件的方法
[0001]相關申請案的交叉引用
[0002]本發明主張于2012年10月I日提交的非臨時性美國臨時申請N0.61/708, 601的優先權，出于所有目的，其通過引用被并入到本文中。
技術領域
[0003]所描述的發明大體上涉及硅集成光電元件。更具體地，所描述的發明涉及環境光感測、固態照明(SSL)、顏色感測、接近感測以及運動檢測。
【背景技術】
[0004]本專利涉及集成在單一硅芯片上的接近傳感器、環境光傳感器以及RGB顏色傳感器。
[0005]接近傳感器、環境光傳感器以及RGB顏色傳感器在一系列的消費和工業應用中，特別在移動手持設備以及固態照明(SSL)中，被普遍采用。這些傳感器能夠實現例如調整顯示屏、用戶界面以及照明燈具的亮度的智能管理，以及，作為兩個常見的應用示例，觸敏顯示屏的“鎖定”和“解鎖”。
[0006]現有的傳感器解決方案包括兩個一般類別之一:
[0007]I)單獨的分立傳感器、發射器以及控制電路組件。在這種情況下，每個元件被裝入獨立的半導體封裝中。這些分立的元件被安裝到印刷電路板上以形成最終的所需傳感器組入口 ο
[0008]2)單獨的分立傳感器、發射器以及控制電路元件，其作為一個多芯片模塊被集成到單個半導體封裝中。
[0009]在這兩種情況下，傳感器組件的最小尺寸被PCB布局和多芯片封裝引線鍵合的設計規則所限制。這些封裝布局限制導致最終傳感器組件的面積比各個元件的硅面積的總和大好幾倍。本發明的一個目的是使最終封裝的傳感器組件的尺寸顯著地減少，同時增加了包含在最終組件中的傳感器元件的數量，從而擴展功能。
[0010]另外，在所述現有的兩種情況下，制造的傳感器組件的最小成本被幾個因素所限制:必須為包含在組件中的每個傳感器元件、發射器元件和電路元件(ASIC)對單獨的硅晶片進行加工。這降低了在高容量生產中驅動晶圓成本的規模經濟，增加了制造成本。封裝復雜性隨著每個額外元件的增加而增加。對于多芯片模塊的情況，封裝成本與為了將所有所需的元件相互連接的引線鍵合的數量以及各種元件的布置和對準的精確性直接相關。傳感器和發射器必須能夠與外界連通，使在每個加工過的封裝中實現具有定制的介電性能的材料的多個“窗口”成為必需，這些因素中的每一個為傳感器組件設置基準成本。這些因素中的每一個還使封裝成本隨著加到模塊的每個附加的傳感器和電路元件而增加。本發明的另一目的是顯著地減少與生產傳感器組件相關的封裝成本，并且能夠以最小的封裝成本影響集成更大數量的傳感器和元件。除了節約成本，在本發明中，新功能是可能的。例子包括容易控制基于LED的照明系統，其中，可以用單芯片方案調整發光顏色以及發光強度，以及用集成在單個芯片上的快速響應電路進行精確檢測。

【發明內容】

[0011]本專利公開了一種集成在單個硅芯片上的接近傳感器、環境光傳感器、光發射器、顏色傳感器以及相關的控制ASIC的組合。這種“多合I”傳感器組件意在用于任何需要接近感測和光感測的消費或工業應用中。所公開的發明特別適用于移動手持設備和平板電腦，以及SSL。接近感測用于觸敏鍵盤的鎖定和解鎖，以及當用戶手持手機靠近其耳朵接聽電話時關閉顯示。環境光和顏色感測用于響應用戶環境中的光水平而調整顯示屏或照明燈具的亮度。
[0012]在最一般的情況下，所公開的發明由單個的硅襯底形成。該襯底的表面基于所需的功能被劃分成幾個區域:一個區域用于每個發射器結構，一個區域用于每個探測器結構，并且一個區域用于每個ASIC結構。
[0013]發射器結構由沉積的形成p-n結的II1-V族化合物半導體的異質外延薄膜構成。這樣的合適的化合物半導體的一個具體實例是Ga-N或相關的II1-N族化合物的合金。發射器可以額外具有被制作成底部表面的一部分的分布式布拉格反射器(DBR)，以提高發光效率。所述發射器被封裝在合適的介電化合物(作為兩種具體的實例，例如S12或者S1N)中，以優化其性能并將其與周圍環境隔離。
[0014]探測器結構包括三種類型。第一探測器結構類型是在硅襯底中的形成p-1-n光電二極管結構的一組擴散摻雜物。第二探測器結構類型是形成p-1-n光電二極管結構的一組沉積的非晶Si層，多晶Si層或外延Si層。所述p-1-n 二極管將使其摻雜物濃度以及電極結構以適合其預期用途的特定應用的方式布置。其可以基于特定的應用，再次在光伏模式下或者耗盡模式下被操作。所述光電二極管被合適的介電材料(作為具體的例子，例如S12和S1N)封裝的，以對其功能進行優化并且將其與周圍環境隔離開。第三探測器結構是基于與在發射器中使用的II1-N族化合物相同的II1-N族化合物。這些II1-N族化合物允許被制作為波長選擇型的探測器，例如，太陽盲紫外探測器或火焰/火探測器，使得一系列純基于Si的技術不可能做到的應用成為可能。ASIC結構包括使用傳統的CMOS工藝制作的電路元件(晶體管、二極管、電阻器、電容器......)，其中，所述傳統的CMOS工藝基于任意可用的設計規貝lJ (即，250nm、180nm、130nm、90nm、65nm,......)。在ASIC的制作中使用的一層或多層金屬化被采用以使ASIC與探測器結構和發射器結構以實現最終傳感器組件操作和功能所需的方式互相連接。ASIC結構包括鍵合焊盤金屬化(bond pad metallizat1n)以經由引線鍵合將最終封裝的傳感器組件連接到“外界”。所有的傳感器、發射器以及ASIC電路結構根據所需的掩膜布局的選擇彼此相關地對準和定位。這樣的布局技術使得定位和對準具有納米級精確度。
[0015]所有光學活性的元件通過合適的“光學黑化(optically black) ”薄膜介電材料或這類材料(作為合適材料的四個實例，例如S1N、SiN, TiN和無定形碳(a-C))的組合的邊界彼此光學地隔離。
[0016]使用多種技術中的任意一種或幾種在晶片級對得到的單個的芯片模塊進行封裝，經過合適的表面準備的合適的圖案化的介電晶片可以使用玻璃熔化工藝、共晶接合工藝、熱壓鍵合或粘合鍵合被結合到傳感器/ASIC陣列晶片。此外，根據應用，所述傳感器/ASIC 陣列可以通過合適的介電材料層封裝而實現在工廠內“封裝”(“packaged” in-fab)。
【附圖說明】
[0017]圖1是晶片切割之后呈現的完全加工過的傳感器芯片的俯視圖。所示的具體的傳感器組件包括硅襯底I和玻璃蓋晶片3，并且包括ASIC4 ;擴散的p-1-n光電二極管5、沉積的a-Si p-1-n光電二極管6以及基于GaN的光發射器7。
[0018]圖2是通過線2-2截取的相同的傳感器芯片的橫截面圖，本圖說明了 ASIC-4、c-Si光電二極管5、a-Si光電二極管6以及發射器結構7的z維度；器件頂表面和蓋晶片圖案化的表面10之間的相對間隙，器件晶片鍵合區域9和器件晶片鍵合焊盤晶粒間隙(dice-out) 11維度之間的間隙。
[0019]圖3是晶片切割之后呈現的完全加工過的傳感器芯片的俯視圖。所示的特定的傳感器組件包括硅襯底I和玻璃蓋晶片3，并且包括ASIC4 ;擴散的p-1-n光電二極管5，直接在ASIC4上方制造的沉積的a-Si p-1-n硅光電二極管6以及基于GaN的光發射器7。
[0020]圖4是通過線32-32截取的相同的傳感器芯片的橫截面圖，本圖說明了 ASIC-4、c-Si光電二極管5、a-Si光電二極管6以及發射器結構7的z維度和橫向布置；器件頂表面和蓋晶片圖案化的表面10之間的相對間隙、器件晶片鍵合區域9和器件晶片鍵合焊盤晶粒間隙11維度之間的間隙
[0021]圖5是晶片切割之后呈現的完全加工過的傳感器芯片的俯視圖。所示的特定的傳感器組件包括硅襯底I和玻璃蓋晶片3，并且包括ASIC4 ;擴散的p-1-n光電二極管5，直接在光電二極管5上方制造的沉積的硅光電二極管6以及基于GaN的光發射器7。
[0022]圖6是通過線52-52截取的相同的傳感器芯片的橫截面圖，本圖說明了 ASIC-4、c-Si光電二極管5、a-Si光電二極管6以及發射器結構7的z維度和橫向布置；器件頂表面和蓋晶片圖案化的表面10之間的相對間隙，器件