利用cmos制造技術形成熱電堆傳感器的制造方法
【專利說明】
【背景技術】
[0001]熱電堆傳感器將熱能轉換為電能。這些傳感器可以利用幾個熱電偶來生成與局部溫度差(例如，溫度梯度)成比例的輸出電壓。這些熱電堆傳感器可在醫療行業中用于測量體溫，可用于熱流傳感器和/或煤氣燃燒器的安全控制。

【發明內容】

[0002]描述了利用互補金屬氧化物半導體(CMOS)半導體工藝在熱電堆傳感器附近形成吸收疊置體的技術。在一個或多個實施方式中，在半導體晶圓附近形成熱電堆傳感器。吸收疊置體形成在半導體晶圓附近，并且包括第一層、第二層和第三層。第一層可以是具有吸收特性和/或反射特性的材料。第二層可以是具有波相移特性的特性的材料。第三層可以是具有反射特性的材料，其相對于第一層和第二層最接近半導體晶圓(例如，硅襯底)。
[0003]提供
【發明內容】
，以簡單形式引入概念的選擇，以下在【具體實施方式】部分進一步描述所述概念。
【發明內容】
并不旨在標識所要求保護主體的關鍵特性或者基本特性，也不旨在用作輔助確定所要求保護主體的范圍。
【附圖說明】
[0004]參考附圖對【具體實施方式】進行描述。【具體實施方式】的不同實例和附圖中相同附圖標記的使用可以指示類似或者相同的項目。
[0005]圖1是示出了根據本公開內容的一個實施方式的半導體器件的圖解的部分橫截面側視圖。
[0006]圖2是示出了根據本公開內容的另一個實施方式的半導體器件的圖解的部分橫截面側視圖。
[0007]圖3是示出了示例性實施方式中的用于制造本公開內容中公開的半導體器件的工藝的流程圖。
[0008]圖4是示出了根據本公開內容的在制造期間的半導體器件的圖解的部分橫截面側視圖。
[0009]圖5是示出了根據本公開內容的在制造期間的半導體器件的另一個部分橫截面側視圖。
[0010]圖6是示出了根據本公開內容的在制造期間的半導體器件的另一個部分橫截面側視圖。
[0011]圖7是示出了根據本公開內容的在制造期間的半導體器件的另一個部分橫截面側視圖。
[0012]圖8是示出了根據本公開內容的在制造期間的半導體器件的另一個部分橫截面側視圖。
【具體實施方式】
[0013]臟
[0014]熱電堆傳感器用于多種應用中。對于為大約三十七攝氏度的目標溫度(用于醫療應用)，紅外輻射的峰值可為大約十微米。因此，熱電堆傳感器可需要對出現在八微米到十二微米波長范圍內的光的敏感度。一些情況下，熱電堆傳感器可以延伸為測量十四微米波長范圍內出現的光。另外，吸收紅外輻射的效率以及生成與該紅外輻射成比例的熱量的效率可以是影響熱電堆傳感器靈敏度的參數。
[0015]因此，描述了利用互補金屬氧化物半導體(CMOS)技術在熱電堆傳感器附近形成吸收疊置體的技術。在一個或多個實施方式中，在半導體晶圓附近形成熱電堆傳感器。吸收疊置體形成在半導體晶圓附近，并且包括第一層、第二層和第三層。第一層可以是具有吸收特性和/或反射特性的材料。第二層可以是具有波相移特性的特性的材料。第三層可以是具有反射特性的材料，其在八到十四微米波長范圍中會是透明的。
[0016]在下面的討論中，首先描述示例性半導體器件。然后描述可以用于制造示例性半導體器件的示范性過程。
[0017]示例件實施方式
[0018]根據本公開內容的示例性實施方式，圖1和圖2分別示出了半導體器件100和半導體器件200的橫截面視圖。如圖所示，具有一個或多個硅區102的半導體器件100形成在襯底104中。在一個或多個實施方式中，半導體器件100包括熱電堆傳感器106。熱電堆傳感器106被配置為將熱能轉換為電能。在實施方式中，熱電堆傳感器106基于長波紅外(LffIR)發射來生成輸出電壓。
[0019]利用硅區102產生集成電路器件技術(例如，互補型金屬氧化物半導體(CMOS)技術，微機電系統(MEMS)技術等)。硅區102可以以多種方式進行配置。在實施方式中，硅區102能夠相襯底104提供電荷載流子。例如，硅區102可以包括能夠提供作為電荷載流子的額外的導電電子的η型擴散區。在另一個例子中，硅區102可以包括提供作為電荷載流子的額外的空穴的P型擴散區。在另一個例子中，硅區102可以包括η型阱。在再另一個例子中，硅區102可以包括P型阱。一個或多個硅區102形成在襯底104的頂表面108附近。
[0020]襯底104包括基底材料，所述基底材料用于通過不同制造技術(諸如，光刻，離子注入，沉積，蝕刻等)來形成一個或多個電子器件。襯底104可以以多種方式進行配置。實施方式中，襯底104可以至少部分地包括硅晶圓。襯底104可以包括η型硅晶圓或者P型硅晶圓。例如，襯底104可以包括V族元素(例如，磷，砷，銻等)，以將η型電荷載流子元素供給到襯底晶圓。在另一個實施例中，襯底104可以包括IIIA族元素(例如，硼等)，以將P型載流子元素供給到襯底晶圓。
[0021]如圖1所示，半導體器件100還包括在襯底104上方形成的氧化絕緣材料110 (例如，二氧化硅(Si02))。在一些實施方式中，如圖2所示，半導體器件100還可以包括一種或多種氧化物絕緣材料111A，111B，111C。例如，氧化絕緣材料IllA包括二氧化硅材料，氧化物絕緣材料IllB可以包括硅氮化物材料，以及氧化物絕緣材料IllC可以包括二氧化硅材料。絕緣材料110、111A、111B、111C用于作為機械上穩定的相對薄的膜結構使用。在一些實施方式中，測量和計算與絕緣材料110、111A、111B、11IC相關聯的應力，以確定絕緣材料110、111A、111B、111C的尺寸。膜結構提供了熱接點(junct1n)(例如，本文所述的吸收疊置體126)與冷接點(例如，硅襯底104的體)之間的熱傳導，當通過入射到相應半導體器件100、200上的電磁輻射(例如，光)將熱吸收時，其可導致吸收疊置體與硅襯底的體之間溫度差更大。
[0022]返回參考附圖1，第一多晶硅材料112和第二多晶硅材料114形成在二氧化硅膜層110上方。半導體器件100包括在第一多晶硅材料112與第二多晶硅材料114之間形成的用于提供絕緣特性的氧化物層116。第一多晶硅材料112和第二多晶硅材料114包括用于熱電堆傳感器106的熱電偶材料。如圖2所示，用于半導體器件200的熱電堆傳感器材料可以包括其之間形成有氧化物材料116的多晶硅材料112和導電材料115。在此實施方式中，多晶硅材料112和導電材料115包括用于熱電堆傳感器106的熱電偶材料。導電材料115可以包括鋁或者其它適合的導電材料。如圖1和圖2所示，絕緣材料117可以形成在半導體器件100、200上方。在實施方式中，絕緣材料117包括硼磷硅玻璃材料。
[0023]—個或多個導電區118還形成在襯底104上方。例如，導電區118包括接合焊盤120和半導體器件100的第一多晶硅材料112與第二多晶硅材料114之間的或者半導體器件200的多晶硅材料112與導電材料115之間的互連122。在實施方式中，導電材料118包括用于提供電互連特性的適當導電材料。例如，導電材料118可以包括鋁或者其它適當材料。
[0024]如圖1和涂2所示，鈍化層124形成在襯底104上方。在實施方式中，鈍化層124包括用于使半導體器件100的各層隔離的磷硅玻璃(PSG)材料。在【具體實施方式】中，鈍化層124包括小于或者等于一百納米的厚度。例如，厚度的范圍可以從大約五十納米到大約一百納米。然而，可以根據設計需要利用其它厚度。
[0025]半導體器件100、200還包括吸收疊置體126。如圖所示，吸收疊置體126包括如本文所述的多種材料(例如，材料層)。吸收疊置體126向熱電堆傳感器106提供吸收功能和/或反射功能。在實施方式中，吸收疊置體126包括第一層128、第二層130 (例如，η型多晶硅、非晶硅、鍺等)、以及第三層132(例如，鈦)。在各個的實施方式中，第一層128包括提供反射特性的材料。例如，第一層128可以包括具有范圍從大約二十納米到大約一百納米的厚度的鋁材料。在各個的實施方式中，第二層130包括提供波相移(例如，四分之一波長相移)特性的長波紅外(LWIR)材料。例如，第二層130可以包括η型多晶硅材料、非晶硅材料或者鍺，以及第二層130可以具有范圍從大約五百納米到大約七百五十納米的厚度。在各個實施方式中，第三層132包括提供吸收特性和/或反射