應變Ge CMOS集成器件的制備方法及其CMOS集成器件的制作方法
【技術領域】
[0001]本發明屬于半導體集成電路技術領域，尤其涉及一種應變Ge CMOS集成器件的制備方法及其CMOS集成器件。
【背景技術】
[0002]新技術革命又稱現代技術革命，也有人將它稱為繼蒸汽機、電力之后的第三次技術革命。以微電子技術、電子計算機、激光、光纖通信、衛星通信和遙感技術為主要內容的信息技術成為新技術革命的先導技術。新技術革命產生于本世紀40年代中期，它首先在西方發達資本主義國家興起，逐步向其他國家與地區輻射，直至席卷全球，它是伴隨著當代科學技術的形式發展起來，已擴展到了科學技術的各個領域。
[0003]半導體集成電路是電子工業的基礎，人們對電子工業的巨大需求，促使了該領域的迅速發展。在過去的幾十年中，電子工業的迅猛發展對社會發展及國民經濟都產生了巨大的影響。目前，電子工業已成為世界上規模最大的工業，在全球市場中占據著很大的份額，產值已經超過可10000億美元。
[0004]對半導體產業發展產生巨大影響的“摩爾定律”之處:集成電路芯片上的晶體管數目，約每18個月翻一番，性能也翻一番。40多年來，世界半導體產業始終按照這條定律不斷地發展。但是，隨著器件特征尺寸的不斷減小，尤其是進入納米尺寸之后，微電子技術的發展越來越逼近材料、技術和器件的極限，面臨著巨大的挑戰。
[0005]對于互補金屬氧化物半導體(ComplementaryMetal Oxide Semiconductor,簡稱CMOS)器件來說，當器件特征尺寸縮小到65nm以后，納米尺寸器件中的短溝效應、強場效應、量子效應、寄生參量的影響，工藝參數誤差等問題對器件泄露電流、亞閾特性、開態/關態電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴重。
[0006]為了解決上述問題，新材料、新技術和新工藝被應用，但效果并不十分理想。比如:應變硅(Si)材料雖然提升載流子迀移率，但是效果有限且工藝較復雜。因此，如何制作一種高性能的CMOS集成器件就變得極其重要。

【發明內容】

[0007]因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種應變Ge CMOS集成器件的制備方法及其CMOS集成器件。
[0008]具體地，本發明實施例提出的一種應變鍺(Ge)CMOS集成器件的制備方法，包括:
[0009](a)選取 SOI 襯底；
[0010](b)在所述SOI襯底上生長N型應變Ge層，以形成NMOS有源區和PMOS有源區；
[0011](c)在所述NMOS有源區和所述PMOS有源區之間采用刻蝕工藝形成隔離溝槽；
[0012](d)在所述PMOS有源區內注入P型離子形成所述PMOS的源漏區，在所述NMOS有源區內注入N型離子形成所述NMOS的源漏區；
[0013](e)在所述PMOS有源區表面且異于源漏區位置處形成PMOS金屬柵極；在所述NMOS有源區表面且異于源漏區位置處形成高功函數的NMOS金屬柵極；以及
[0014](f)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成應變Ge CMOS集成器件。
[0015]此外，本發明另一實施例提出的一種應變Ge CMOS集成器件，由上述實施例的應變鍺(Ge)CMOS集成器件的制備方法制得。
[0016]由上可知，本發明實施例通過在SOI襯底上采用增強型應變鍺(Ge)NMOS器件形成CMOS集成器件，即通過在SOI襯底上生長N型應變鍺(Ge)層形成CMOS集成器件中NMOS器件的有源區，并采用高功函數材料作為柵極，實現了高性能的應變鍺(Ge)CMOS器件。
[0017]通過以下參考附圖的詳細說明，本發明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本發明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。
【附圖說明】
[0018]下面將結合附圖，對本發明的【具體實施方式】進行詳細的說明。
[0019]圖1為本發明實施例的一種應變Ge CMOS集成器件的制備方法流程圖；
[0020]圖2a-圖2v為本發明實施例的一種應變Ge CMOS集成器件的制備方法示意圖；
[0021]圖3為本發明實施例的一種應變Ge CMOS集成器件的器件結構示意圖。
【具體實施方式】
[0022]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。
[0023]實施例一
[0024]請參見圖1，圖1為本發明實施例的一種應變Ge CMOS集成器件的制備方法流程圖，該制備方法包括如下步驟:
[0025](a)選取 SOI 襯底；
[0026](b)在SOI襯底上生長N型應變Ge層，以形成NMOS有源區和PMOS有源區；
[0027](c)在NMOS有源區和PMOS有源區之間采用刻蝕工藝形成隔離溝槽；
[0028](d)在PMOS有源區內注入P型離子形成PMOS的源漏區，在NMOS有源區內注入N型離子形成NMOS的源漏區；
[0029](e)在PMOS有源區表面且異于源漏區位置處形成PMOS金屬柵極；在NMOS有源區表面且異于源漏區位置處形成高功函數的NMOS金屬柵極；
[0030](f)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成應變Ge CMOS集成器件。
[0031]具體地，在步驟(b)之前，還包括:
[0032](xl)在SOI襯底上形成娃鍺外延層；
[0033](x2)在娃鍺外延層上形成本征娃層；
[0034](x3)對SOI襯底、硅鍺外延層和本征硅層采用干氧氧化工藝進行氧化，并退火處理。
[0035]具體地，步驟(b)包括:
[0036](bl)在N型硅鍺層上形成N型應變鍺層；
[0037](b2)在N型應變鍺層上形成應變硅帽層。
[0038]具體地，步驟(C)包括:
[0039](Cl)利用光刻工藝在NMOS有源區和PMOS有源區之間形成隔離區圖形；
[0040](c2)利用刻蝕工藝，在隔離區圖形所在位置刻蝕形成隔離槽；
[0041](c3)利用化學氣相沉積工藝，利用氧化物材料填充隔離槽，形成CMOS集成器件的隔離溝槽。
[0042]具體地，在步驟(d)之前，還包括:
[0043](yl)在NMOS有源區表面和PMOS有源區表面形成氧化鋁層或者氧化鉻層，作為NMOS柵氧化層和PMOS柵氧化層；
[0044](y2)在NMOS柵氧化層和PMOS柵氧化層表面形成第一阻擋層。
[0045]具體地，在步驟(d)包括:
[0046](dl)利用刻蝕工藝刻蝕掉PMOS有源區上方指定區域的第一阻擋層和柵氧化層；
[0047](d2)利用離子注入工藝，在PMOS有源區上方指定區域進行P型離子注入，形成PMOS源漏區；
[0048](d3)利用刻蝕工藝刻蝕掉NMOS有源區上方指定區域的第一阻擋層和柵氧化層；
[0049](d4)利用離子注入工藝，在NMOS有源區上方指定區域進行N型離子注入，形成NMOS源漏區。
[0050]具體地，在步驟(e)之前，還包括:
[0051](zl)在NMOS有源區和PMOS有源區表面形成第二阻擋層；
[0052](z2)利用刻蝕工藝刻蝕NMOS有源區和PMOS有源區表面形成NMOS源漏窗口和PMOS源漏區窗口 ；
[0053](z3)利用化學氣相沉積工藝，在NMOS源漏窗口和PMOS源漏區窗口淀積金屬形成源漏接觸層。
[0054]具體地，步驟(e)包括:
[0055](el)利用刻蝕工藝刻蝕PMOS有源區形成PMOS柵極窗口 ；
[0056](e2)利用化學氣相沉積工藝，在PMOS柵極窗口淀積金屬以形成NMOS柵極；
[0057](e3)利用刻蝕工藝刻蝕NMOS有源區形成NMOS柵極窗口 ；
[0058](e4)利用化學氣相沉積工藝，在NMOS柵極窗口淀積高功函數的金屬以形成NMOS柵極。
[0059]具體地，高功函數的金屬為鈷，金，鎳，鉑和金鉻合金中的任意一個。
[0060]本發明實施例，通過在SOI襯底上采用增強型應變鍺(Ge)NMOS器件形成CMOS集成器件，即通過在SOI襯底上生長N型應變鍺(Ge)層形成CMOS集成器件中NMOS器件的有源區，并采用高功函數材料作為增強型NMOS的柵極，實現了高性能的應變鍺(Ge)CMOS器件。
[0061]實施例二
[0062]請參見圖2a-圖2v，圖2a-圖2v為本發明實施例的一種應變Ge CMOS集成器件的制備方法示意圖，在上述實施例一的基礎上，以制備導電溝道為20nm的應變鍺(Ge)溝道CMOS集成器件為例進行詳細說明，具體步驟如下:
[0063]S101、襯底選取。如圖2a所示，選取摻雜為I X 116CnT3?3 X 10 16CnT3頂層硅(Si)厚度為20?30nm，氧化層厚度為150?200nm的絕緣襯底上的娃(Silicon-On-1nsulator,簡稱SOI)襯底片201為初始材料。
[0064]S102、外延層生長。如圖2b所示，利用超高真空化學氣相沉積(Ultrahigh vacuumCVD,簡稱UHVCVD)的方法，在SOI襯底上生長一層70?80nm厚的N型硅鍺(SiGe)外延層202，摻雜濃度為I X1016cnT3，鍺(Ge)組分為0.1。
[0065]S103、本征層生長。如圖2c所示，利用UHVCVD的方法，在硅鍺(SiGe)外延層上生長一層厚度為10?15nm的本征娃(Si)層203。
[0066]S104、有源區制備。具體步驟如下:
[0067]S1041、利用標準清洗工藝清洗本征硅(Si)層203表面；
[0068]S1042、在溫度可控的石英管中，將本征硅(Si)層/硅鍺(SiGe)/SOI堆疊結構進行干氧氧化，溫度為1150?1200°C，時間為150?180分鐘；
[0069]S1043、如圖2d所示，在氮氣(N2)氣氛中進行退火，退火溫度由1150°C逐漸降至900°C，時間為80?90分鐘，以得到Ge組分約為40%的硅鍺(SiGe)層204 ;進行干氧氧化，溫度為800?900°C，時間為180?240分鐘；
[0070]S1044、如圖2e所示，在N2氣氛中進行退火，退火溫度為900°C，時間為50?60分鐘，以得到Ge組分約為70%?80%的SiGe層205。
[0071]上述步驟S1041?S1044的好處在于能夠有效降低位錯，因此應變鍺(Ge)溝道材料中缺陷密度低，制備的應變鍺(Ge) CMOS器件性能良好。
[0072]S1045、利用CVD的方法，在SiGe外延層上生長一層厚度為10?20nm，采用磷(P)摻雜，摻雜濃度為IX 116CnT3?