金屬-絕緣體-金屬電容器形成技術的制作方法
【專利說明】金屬-絕緣體-金屬電容器形成技術
【背景技術】
[0001] 深亞微米工藝節點（例如，32nm以及更大）中的集成電路（1C)設計包含很多不平 常的挑戰，并且具有1C特征的電容結構面臨尤為復雜的情況，例如關于為集成器件提供充 分的功率輸送的那些情況。技術的持續更新換代將會使這種問題加劇。
【附圖說明】
[0002] 圖1是包括基于平板的MM電容器的示例性集成電路的側視截面圖。
[0003] 圖2是根據本發明的實施例構造的集成電路（1C)的側視截面圖。
[0004] 圖3示出了根據本發明的實施例的沉積定向自組裝（DSA)層之后的圖2的1C。
[0005] 圖4示出了根據本發明的實施例的對DSA層進行處理之后的圖3的1C。
[0006] 圖5示出了根據本發明的實施例的進行選擇性蝕刻之后的圖4的1C。
[0007] 圖5'是根據本發明的實施例的對DSA層進行選擇性蝕刻之后的示例性1C的傾斜 透視掃描電子顯微鏡（SEM)圖像。
[0008] 圖6示出了根據本發明的實施例的進行進一步蝕刻之后的圖5的1C。
[0009] 圖7示出了根據本發明的實施例的在進行進一步蝕刻以露出經圖案化的鈍化層 之后的圖6的1C。
[0010] 圖7'示出了根據本發明的另一個實施例的進行進一步圖案化之后的圖7的1C。
[0011] 圖7"和圖7"'分別是根據本發明的實施例的在進行進一步蝕刻以露出經圖案化 的鈍化層之后的示例性1C的從上到下透視和傾斜透視SEM圖像。
[0012] 圖8示出了根據本發明的實施例的在沉積金屬-絕緣體-金屬（MIM)電容器之后 的圖7的1C。
[0013] 圖9示出了根據本發明的實施例的沉積鈍化層之后的圖8的1C。
[0014] 圖10示出了根據本發明的實施例的沉積犧牲層之后的圖2的1C。
[0015] 圖11示出了根據本發明的實施例的對犧牲層進行加熱之后的圖2的1C。
[0016] 圖12示出了根據本發明的實施例的在進行蝕刻之后的圖11的1C。
[0017] 圖13是顯示作為與圖1類似地構造的現有集成電路和根據本發明的實施例構造 的1C的電容器面積的函數的電容的實驗數據的曲線圖。
[0018] 圖14示出了根據本發明的示例性實施例的利用使用用于形成金屬-絕緣體-金 屬（MIM)電容器的所公開的技術形成的集成電路結構或器件來實施的計算系統。
[0019] 為清晰起見，并未在每幅圖中對每個部件進行標記。此外，如根據本公開內容應當 領會的，附圖未必是按比例繪制的，或者并不是要將所要求保護的發明限制于所示的具體 構造。例如，盡管一些附圖總體上指示了直線、直角和平滑表面，但是鑒于現實世界中加工 設備和材料的限制，所公開的技術的實際實施方式可能產生不夠理想的直線、直角，并且一 些特征可能具有表面形貌，或者在其它情況下是非平滑的。簡而言之，提供附圖僅是為了顯 示示例性結構。
【具體實施方式】
[0020] 公開了用于提供具有總體波紋形輪廓的金屬-絕緣體-金屬（MIM)電容器的技術 和結構。使用響應于處理（例如，加熱或其它適當刺激）而有效率地創建圖案的自組織材 料來提供波紋形形貌，該圖案被轉移到其中形成MM電容器的電介質材料。自組織材料可 以例如是定向自組裝（DSA)材料的犧牲層，其響應于受熱、溶劑或其它刺激而離析成兩個 交替的相，其中，然后可以相對于這兩個相的其中之一而有選擇地蝕刻另一個相，以提供期 望的圖案。在另一種示例性情況下，自組織材料是在受到充分加熱時聚結成隔離的島的材 料的犧牲層。如根據本公開內容應當領會的，所公開的技術可以例如用于提高每單位面積 的電容，而面積可以通過蝕刻較深的電容器溝槽/洞來進行縮放。根據本公開內容，許多構 造和變型是顯而易見的。
[0021] 歷
[0022] 如前所述，可能出現許多不平常的問題，它們的出現將為集成電路（1C)器件的功 率輸送增加復雜性。為了嘗試解決這些問題中的一些問題，可以將基于板的金屬-絕緣 體-金屬（MM)電容器添加到給定1C的最上面的鈍化層中的互連堆疊體上。例如，考慮圖 1，該圖是包括基于平板的M頂電容器的示例性1C的側視截面圖。可以看出，圖1的基于板 的MM電容器包括中間設置有一層電介質材料的下電極板和上電極板。在圖中由虛線表示 兩個電極板的重疊區域。
[0023] 然而，就每種新一代技術而言，通常必須增大每單位面積的總管芯上電容，以實現 例如向集成器件提供足夠的功率輸送的目的。在例如集成電壓調節器的情況下尤其如此。 僅通過增大圖1所示的基于板的MM電容器的電容器板對的數量（例如，從二到三、從三到 五等）來試圖解決上述的對較高的每單位面積電容的不斷增大的需求將會不期望地增大 制造成本和1C塊體。
[0024] 因此，根據本發明的實施例，公開了用于提供具有總體波紋形輪廓的MIM電容器 的技術。在一些實施例中，如文中所描述地提供的M頂電容器可以被配置為例如三層結 構一一其間設置有高k電介質層的兩個電極層。在一些實施例中，這種MM電容器可以沉 積或在其它情況下形成在例如集成電路（1C)之上或內。在一些實施例中，如文中所述地構 造的MIM電容器可以例如借助于沉積或在其它情況下形成在具有波紋形表面的下層1C層 (例如，鈍化層）之上而設置有總體波紋形的輪廓。在一些實施例中，可以使用二維定向自 組裝（DSA)陣列來完成這種波紋形鈍化層的提供。根據實施例，可以使DSA圖案化，并且隨 后可以將這種圖案轉移到下層鈍化層。此后，可以在經圖案化的鈍化層的所產生的表面形 貌之上形成MM電容器。
[0025] 在一些其它實施例中，可以使用響應于熱處理而聚結成或凝聚成島的犧牲層/膜 來完成波紋形鈍化層的提供。根據這種實施例，隨后可以將所得到的圖案轉移到下層鈍化 層。此后，可以在所得到的由經圖案化的鈍化層提供的表面形貌之上形成MM電容器。在 一些其它實施例中，可以使用光刻技術來提供經圖案化的抗蝕劑層，其可以用于提供上面 可以形成MIM電容器的波紋形鈍化層形貌。簡而言之，根據本公開內容，許多構造和變型將 是顯而易見的。
[0026] 在一些情況下，所公開的技術可以用于例如提供波紋形MM電容器，根據一些實 施例，所述電容器提高了給定1C的每單位面積的總管芯上電容。例如，在一些示例性實施 例中，與和圖1所示的類似的基于平板的MIM電容器相比，如本文中所描述地構造的波紋形MIM電容器可以表現出每單位面積電容的四倍或更高的增大。根據本公開內容應當領會，可 以根據需要使用本文中描述的技術來獲得更大和/或更小的每單位面積電容的提高。
[0027] 在一些實施例中，可以將如本文中所述地提供的MM電容器包括在1C中，例如以 輔助一個或多個集成器件的功率輸送。根據本公開內容還應當領會，一些實施例可以用于 例如深亞微米工藝節點（例如，32nm以及更大；22nm以及更大；14nm以及更大；10nm以及更 大；等等）的1C制造中。然而，應當指出，所公開的技術總體上可以被認為是獨立于工藝/ 技術節點，并且因此所公開的技術不限于用于任何特定工藝/技術節點中。所公開的技術 的其它適當使用將取決于給定應用，并且根據本公開內容將是顯而易見的。
[0028] 在一些情況下，可以容易地將所公開的技術與例如現有制造流程集成在一起，并 且所公開的技術可以利用現有設備、知識、基礎設施等。在一些情況下，可以例如通過如下 方式來容易地對所公開的技術進行縮放，以增大每單位面積的電容：（1)增大其上要形成 給定MIM電容器的波紋形形貌的深度/高度；和/或（2)增加額外的波紋形MIM電容器層 (例如，每層具有比與圖1所示的類似的基于平板的M頂電容器的每單位面積電容高若干 倍的每單位面積電容）。此外，一些實施例可以由于例如如下原因而實現成本的降低：（1) 避免包含額外的/不必要的光刻操作或者在其它情況下使包含的額外的/不必要的光刻操 作最小化；和/或（2)使用可能已經存在于給定1C中的鈍化層來產生期望的表面形貌。此 外，一些實施例可以受益于例如高k電介質材料的改進（例如，泄漏、厚度、介電常數等）。
[0029] 根據本公開內容還應當領會，并且根據一個或多個實施例，可以通過例如對給定 1C器件或其它器件的截面分析和/或材料分析來檢測所公開的技術的使用，給定1C器件或 其它器件包括總體上如本文中所描述地構造的MM電容器結構。
[0030] 方法和結構
[0031] 圖2-9示出了根據本發明的實施例的用于形成1C100的工藝流程。如根據本公 開內容將領會的，在所描述的工藝流程的任何部分，1C100可以包括比此處描述的更多、更 少的元件或部件、和/或包括與此處描述的不同的元件或部件，并且所要求保護的發明并 不是要限制于任何特定的1C100構造（最初、中間和/或最終） 而是可以用于許多應 用中的許多構造內。
[0032] 工藝流程可以如圖2中那樣開始，圖2是根據本發明的實施例構造的集成電路 (C) 100的側視截面圖。如圖可見，1C100可以包括一層絕緣體材料（例如，層間電介質或 ILD) 110。可以利用各種各樣的ILD110絕緣體材料（例如，低k、高k等）中的任何材 料來實施所公開的技術。例如，在一些示例性實施例中，ILD110可以包括下述材料中的一 個或多個：⑴氧化物，例如二氧化硅（Si02)、氧化硅（SiO)、碳摻雜的5102等；（2)氮化物， 例如氮化硅（Si3N4)等；(3)聚合物，例如苯并環丁烯（BCB)、諸如SU-8等的可光限定的抗蝕 劑（永久的或其它）等；(4)磷硅酸鹽玻璃（PSG) ; (5)氟硅酸鹽玻璃（FSG) ; (6)有機硅酸 鹽玻璃（0SG)，例如硅倍半氧烷、硅氧烷等；（7)上述材料中的任何材料的組合；和/或（8) 能夠提供期望的絕緣度的任何其它適當電介質材料，如根據本公開內容將顯而易見的。在 一些實施例中，ILD110可以是大體上無孔的，而在一些其它實施例中，根據給定目標應用 或最終用途的需求，ILD110可以設置有任何程度的孔隙度。
[0033] 在一些情況下，例如，ILD110可以根據需要而沉積在襯底、晶片或其它適當表面 上。如根據本公開內容將領會的，可以利用各種各樣的適當沉積技術中的任何技術，所述 沉積技術例如但不一定限于：物理氣相沉積（PVD);化學氣相沉積（CVD);旋涂/旋壓沉積 (SOD);和/或上述技術中的任何技術的組合。還將領會到，ILD110可以根據給定目標應 用或最終用途的需要而設置有任何給定厚度。ILD110的其它適當構造、材料、沉積技術和 /或厚度將取決于給定應用，并且根據本公開內容將是顯而易見的。
[0034] 在一些情況下，ILD110可以具有設置于其中的一個或多個互連120。在一些實例 中，可以提供多個ILD110層，每個ILD110層均具有一個或多個互連120。根據一些實施 例，給定互連120可以包括各種各樣的導電金屬中的任何金屬，所述導電金屬例如但不一 定限于：銅（Cu);鋁（A1);銀（Ag);鎳（Ni);金（Au);鈦（Ti);鶴（W);釕（Ru);鈷（Co);鉻 (Cr);鐵（Fe);鉿（Hf);鉭（Ta);軌（V);鉬（Mo);鈀（Pd);鉬（Pt);和/或上述材料中的任 何材料的合金或組合。此外要注意，互連材料可以是金屬或非金屬的，并且在一些實例中可 以包括聚合材料。為此，可以將具有適當程度的導電性的任何材料用于1C100的一個或多 個互連120。而且，在一些實例中，可能期望在給定互連120與ILD110之間包括阻擋層和 /或粘附層。例如，在給定互連120包括Cu的一些情況下，例如，可能期望在這種互連120 與ILD110之間包括阻擋層和/或粘附層，阻擋層和/或粘附層包括例如但不一定限于如 下材料的材料：鉭（Ta);氮化鉭（TaN);氮化鈦（TiN);等。用于給定互連120、任選的阻擋 層和/或任選的粘附層的