身體接觸型金屬氧化物半導體場效應晶體管設備的制造方法
【專利說明】
【技術領域】
[0001]本發明實施例是關于一種身體接觸型(body-contact)金屬氧化物半導體場效應晶體管(metal-oxide-semiconductor field effect transistor，簡稱M0SFET)設備，尤其是關于一種身體接觸型絕緣體上娃(silicon-on-1nsulator，簡稱SOI)的MOSFET設備。
【【背景技術】】
[0002]身體接觸型MOSFET設備已經被廣泛地應用于無線電頻率(RF)中。低損耗及高線性是應用于RF SOI開關裝置及調諧器裝置的身體接觸型M0SSFET的關鍵需求。但是，傳統的身體接觸型MOSFET中的寄生電容會引起導通狀態電阻及關閉狀態電容(ON-state-resistance*OFF-state_capacitance，簡稱Ron*Coff)系數的增加，從而引起高RF損失以及低線性。
[0003]因此，亟需一種新型的身體接觸型MOSFET設備以解決上述問題。
【
【發明內容】
】
[0004]有鑒于此，本發明實施例的目的之一在于提供一種身體接觸型MOSFET設備，以解決上述問題。
[0005]一方面，本發明實施例提供一種身體接觸型MOSFET設備，包含:基板；設置于該基板上的有源區；柵極帶，設置于該有源區的第一部分并沿著第一方向予以延展；源極摻雜區與漏極摻雜區，分別設置于該有源區的第二部分和第三部分，分別與該柵極帶的兩個相對的側邊相鄰，其中該柵極帶的相對的側邊沿該第一方向予以延展；以及身體接觸摻雜區，設置于該有源區的第四部分，其中該身體接觸摻雜區與該柵極帶被該有源區的第五部分隔離開，該有源區的第五部分未被任何硅化物面所覆蓋。
[0006]另一方面，本發明實施例提供一種身體接觸型MOSFET設備，包含:基板；以及設置于該基板上的有源區，該有源區包含:M0SFET部分，一 MOSFET形成于其上；身體接觸摻雜區部分，一身體接觸摻雜區形成于其上，其中該MOSFET部分與該身體接觸摻雜區部分相隔離；以及連接部分，位于該MOSFET部分與身體接觸摻雜區部分之間并均與該MOSFET部分與身體接觸摻雜區部分相連接，其中該連接部分未被任何硅化物面所覆蓋。
[0007]本發明實施例的身體接觸型MOSFET設備，可避免產生任何的寄生電容，從而能夠實現身體接觸型MOSFET設備的低RF損失以及高線性的性能。
【【附圖說明】】
[0008]圖1A所示為依據本發明一實施例的身體接觸型MOSFET設備500a的俯視圖；
[0009]圖1B所示為依據本發明一實施例的身體接觸型MOSFET設備500a沿切割線A_A’的橫截圖；
[0010]圖2所示為依據本發明另一實施例的身體接觸型MOSFET設備500b的俯視圖；
[0011]圖3所示為依據本發明再一實施例的身體接觸型MOSFET設備500c的俯視圖。【【具體實施方式】】
[0012]在說明書及后續的權利要求當中使用了某些詞匯來指稱特定的元件。本領域技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的元件。本說明書及后續的權利要求并不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準貝1J。在通篇說明書及后續的權利要求項當中所提及的「包含」為一開放式的用語，故應解釋成「包含但不限定于」。另外，「耦接」一詞在本文中應解釋為包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。
[0013]本發明實施例提供了一種身體接觸型MOSFET設備，該種身體接觸型MOSFET包括身體接觸型絕緣體上硅(SOI) MOSFET。本發明實施例的身體接觸型MOSFET具有降低的寄生電容特性，因而能夠提供導通狀態電阻及關閉狀態電容(Ron*Coff)的一系數。本發明實施例的身體接觸型MOSFET能實現低RF損耗及高線性的性能。
[0014]圖1A所示為依據本發明一實施例的身體接觸型MOSFET設備500a的俯視圖。圖1B所示為依據本發明一實施例的身體接觸型MOSFET設備500a沿切割線A-A’的橫截圖。如圖1A及圖1B所示，本發明實施例的身體接觸型MOSFET設備500a包含基板200，位于基板200上的有源區202以及位于基板200上的MOSFET 240。在本實施例中，基板200可以是一絕緣體上娃(SOI)基板或藍寶石上娃(silicon-on-sapphire，簡稱S0S)基板。如圖1B所示的實施例中，基板200由管理層200-1，絕緣層200-2以及設備層200-3組成。在本發明一些實施例中，管理層200-1包含半導體材料層或藍寶石層，絕緣層200-2形成于管理層200-1之上，絕緣層200-2包含隱埋氧化物層，設備層200-3形成于絕緣層200-2之上，以及設備層200-3包含半導體材料層，例如硅層。
[0015]于本實施例中，隔離面201穿過設備層200-3而形成，如圖1B所示。隔離面201的底部201a與絕緣層200-2相連。設備層200-3被隔離面201所包圍的區域被定義為有源區202。隔離面201包括淺溝槽隔離(shallow trench isolat1n，簡稱STI)面。
[0016]于本實施例中，有源區202包括MOSFET部分242，身體接觸摻雜(body-contactdoped)部分218以及連接部分216。MOSFET部分242被配置為在其上形成MOSFET 240，身體接觸摻雜部分218被配置為在其上形成身體接觸摻雜區238，以及連接部分216被配置為用于提供MOSFET部分242與身體接觸摻雜部分218之間的連接。于本發明實施例中，井摻雜區203形成于有源區202中，舉例來說，該井摻雜區203可以是P型井摻雜區。
[0017]如圖1A所示，MOSFET 240形成于有源區202的MOSFET部分242之上。于本發明實施例中，如圖1A所示，MOSFET 240包含柵極帶206，源極摻雜區208以及漏極摻雜區210。如圖1A與IB所示，該柵極帶206設置于有源區202的MOSFET部分242的第一部分204，以及在本發明的一些實施例中，柵極帶206可大致沿著方向302予以延展。如圖1B所示，柵極帶206包括柵極絕緣層206-1以及形成于柵極絕緣層206-1之上的柵電極層206-2。另夕卜，柵極帶206的兩個相對側220與222上還形成有墊片(圖中未示出)。于本發明一些實施例中，如圖1B所示，柵電極層206-2的頂面還形成有硅化物面234。
[0018]如圖1A所示，MOSFET 240的源極摻雜區208與漏極摻雜區210分別形成于有源區202的MOSFET部分242的第二部分212與第三部分214。于本發明的實施例中，源極摻雜區208與漏極摻雜區210具有第一導電類型，以及井摻雜區203具有與第一導電類型相反的第二導電類型。舉例來說，源極摻雜區208與漏極摻雜區210為N導電類型，而井摻雜區203為P導電類型。于本發明實施例中，源極摻雜區208與漏極摻雜區210分別設置為與柵極帶206的兩個相對側邊220與222相鄰，如圖1A所示。柵極帶206的兩個相對側邊220與222大致沿著方向302予以延展。因此，MOSFET 240的溝道寬度W2可被定義為位于源極摻雜區208與漏極摻雜區210之間的柵極帶206的寬度。此外，M0SFET240的溝道寬度的方向大致平行于方向300，以及MOSFET 240的溝道長度的方向大致平行于方向302。
[0019]在本發明實施例中，如圖1A所示，硅化物面244與246分別形成于源極摻雜區208與漏極摻雜區210的頂面。以及如圖1A所示，互連結構(例如圖1B所示的互連結構252)的接觸插塞228與230分別形成于源極摻雜區208與漏極摻雜區210。
[0020]此外，如圖1A與IB所示，身體接觸摻雜部分218被配置為形成于身體接觸摻雜區238之上，以及該身體接觸摻雜部分218可為井摻雜區203提供一摻雜區域的引出(pick-updope reg1n)。在本發明一些實施例中，身體接觸摻雜部分218與MOSFET部分242可以被硅化物面所覆蓋。在本發明一些實施例中，身體接觸摻雜區238與井摻雜區203具有相同的導電類型。舉例來說，身體接觸摻雜區238與井摻雜區203同為P導電類型。在本發明一些實施例中，硅化物面236形成于身體接觸摻雜區238上，如圖1A與IB所示。
[0021]如圖1B所示，互連結構