具有背襯金屬的基材的切割方法
【專利說明】具有背襯金屬的基材的切割方法
[0001]與相關申請的交叉引用
[0002]本申請要求2012年9月28日提交的題為“具有背襯金屬的基材的切割方法”(Method for Dicing a Substrate with Back Metal)的共同擁有的美國臨時專利申請系列號61/707,464的優先權并與其相關,該臨時專利申請通過參考并入本文。
技術領域
[0003]本發明涉及半導體晶片加工,并且更具體來說,涉及用于將半導體晶片切割成多個單個管芯的方法和裝置。
【背景技術】
[0004]半導體管芯例如二極管、晶體管等通常在大面積晶片中同時加工(形成)。這樣的晶片可能由單晶硅或其他材料例如在適合的基材例如硅等上的氮化鎵制成。
[0005]等離子體蝕刻設備被廣泛用于這些基材的加工,以產生半導體器件。這樣的設備通常包括真空室,其配備有高密度等離子體源例如電感耦合等離子體(ICP),其被用于確保高成本效益的制造所必需的高蝕刻速率。為了移除加工期間產生的熱,通常將晶片(基材)夾到被冷卻的支承物上。在基材與支承物之間維持冷卻氣體(通常為氦氣),以提供用于移除熱的熱傳導通路。可以使用向基材的頂側施加向下的力的機械式夾緊機構,盡管這由于夾具與基材之間的接觸可能引起污染。更通常地,使用靜電夾頭(ESC)來提供所述夾緊力。
[0006]在加工步驟完成后,將晶片切單(singulated),從晶片分離出管芯。這種“切割”、分離或切單操作,通常通過經晶片內管芯之間的“劃道(street)”鋸割來進行。晶片的管芯的切單,例如通過在晶片完成后沿著劃道鋸割晶片,包括背側或前側上的金屬層,可能是耗時且高成本的過程。此外,切單過程可能損壞管芯的部分,包括管芯的側面。
[0007]由于可能的損壞,在晶片上的管芯之間需要額外的間隔以防止對集成電路的損壞,例如將芯片和裂縫維持在距真正的集成電路適合的距離處,使得所述缺陷不損害電路性能或可靠性。作為間隔要求的結果,在標準尺寸的晶片上不能形成如此多的管芯,并且浪費掉了否則可用于電路的晶片區域。鋸的使用加劇了半導體晶片上空間(real estate)的損失。鋸的刀刃厚約15微米。因此,為了確保切口周圍的裂縫和其他損傷不損害集成電路,通常在每個管芯的電路之間維持100至500微米的間隔。此外,在切割后,管芯需要大量的清潔,以除去由鋸割過程產生的粒子和其他污染物。
[0008]為了努力克服鋸割和劃片的缺點,化學蝕刻被認為是用于管芯切單的可替選方案。兩種通過化學蝕刻分離管芯的方法是濕法蝕刻和等離子體蝕刻。濕法化學蝕刻技術要求在晶片的至少一側上、并且在某些實施方式中在晶片的兩側上形成蝕刻掩模。蝕刻掩模界定了將被蝕刻的基材區域并保護集成電路免于蝕刻劑影響。在掩模放置在位后,將晶片浸沒在濕的蝕刻劑中,例如在硅基材的情況下浸沒在氫氧化鉀中。濕的蝕刻劑從管芯之間除去基材材料,使得管芯彼此分離。在硅基材的情況下,濕法蝕刻技術能夠以每小時約30微米的速率除去硅。因此,即使是已被薄化至約200微米厚度的晶片,也需要約7小時才能完成切割過程。此外,濕法蝕刻技術存在公知的缺點,例如使用濕法蝕刻形成的槽不具有基本上豎直的側壁,槽相對寬,并且為了獲得深的豎直方向的槽,半導體晶片只能具有某些特定晶體取向。此外,某些材料例如GaN,可能難以以在制造過程中經濟可行的足夠高的速率進行濕法蝕刻。因此,在本領域中,對使用較小的管芯間間隔和快速的切割過程來切割半導體晶片的方法和裝置,存在著需求。
[0009]最近,提出了將等離子體蝕刻技術作為分離管芯和克服某些這些限制的手段。在器件制造后,將基材用適合的掩模材料掩蔽,留下管芯之間的開放區域。然后使用反應性氣體等離子體加工被掩蔽的基材,所述等離子體蝕刻管芯之間暴露出的基材材料。基材的等離子體蝕刻可以進行到部分或完全貫穿基材。在部分等離子體蝕刻的情況下,通過隨后的劈裂步驟分離管芯,留下分開的單個管芯。相比于機械切割,等離子體蝕刻技術提供了許多益處:
[0010]I)斷裂和碎片減少;
[0011]2)可以將管芯之間的切縫或劃道尺寸降低到遠遠低于20微米;
[0012]3)隨著管芯數量的增加,加工時間不顯著增加;
[0013]4)對于較薄晶片來說,加工時間縮短;并且
[0014]5)管芯拓撲結構不限于直線格式。
[0015]對于具有背側金屬化的晶片來說,管芯切單更加復雜。背襯金屬的晶片切割可以使用常規的鋸割技術來進行,盡管需要較低的鋸割速度和更頻繁的刀刃更換。對等離子體蝕刻技術來說,背襯金屬切割代表了更大的挑戰。等離子體蝕刻系統是材料依賴性的,從而使得能夠蝕刻穿過半導體材料例如硅、砷化鎵和藍寶石的系統,一般不能蝕刻穿過金屬或金屬合金,尤其是通常在背襯金屬堆棧中使用的金屬(例如金、銀、銅和鎳)。因此,能夠蝕刻晶片用于切割的等離子體系統,可能不十分地適合于蝕刻金屬或金屬合金,因此可能需要第二種蝕刻工具。為背襯金屬干法蝕刻進一步增添復雜性的是,穿過金屬的等離子體蝕刻通常具有非常狹窄的加工窗口,并合并有被蝕刻的金屬濺射在新切單的管芯側上而最終可能損害器件性能或可靠性的可能性。此外,有可能在等離子體蝕刻劃道區之前蝕刻背襯金屬。盡管這種方法將避免金屬副產物重新沉積在被切單的管芯壁上,但它代表了需要晶片背面上的對齊的掩模圖形的額外的蝕刻步驟。
[0016]在現有技術中,沒有提供本發明所伴隨的益處。
[0017]因此,本發明的目的是提供一種改進,所述改進克服了現有技術裝置的不足之處,并且對使用等離子體蝕刻裝置切割半導體基材的進步做出了顯著貢獻。
[0018]本發明的另一個目的是提供一種用于切割具有背襯金屬的基材的方法,所述方法包括:提供具有第一表面和第二表面的基材,所述第二表面與所述第一表面相對,在基材的所述第一表面上提供掩模層,在基材的所述第二表面上提供薄膜層;切割所述基材的所述第一表面經過所述掩模層,以暴露出所述基材的所述第二表面上的所述薄膜層;以及在通過所述切割步驟已暴露出所述薄膜層后,將來自于流體射流的流體施加到所述基材的所述第二表面上的所述薄膜層。
[0019]本發明的另一個目的是提供一種用于切割具有背襯金屬的基材的方法,所述方法包括:提供具有壁的處理室;提供與所述處理室的壁鄰接的等離子體源;在所述處理室內提供基材支承物;提供具有第一表面和第二表面的基材,所述第二表面與所述第一表面相對,在基材的所述第一表面上提供掩模層,在基材的所述第二表面上提供薄膜層;將所述基材放置到所述基材支承物上;使用所述等離子體源產生等離子體;使用產生的等離子體經過所述掩模層蝕刻所述基材的所述第一表面,所述蝕刻步驟暴露出所述基材的所述第二表面上的所述薄膜層;以及在通過所述蝕刻步驟已暴露出所述薄膜層后,將來自于流體射流的流體施加到所述基材的所述第二表面上的所述薄膜層。
[0020]本發明的另一個目的是提供一種用于切割基材的方法,所述方法包括:提供具有壁的處理室;提供與所述處理室的壁鄰接的等離子體源;在所述處理室內提供工件支承物;提供具有第一表面和第二表面的基材,所述第二表面與所述第一表面相對,在基材的所述第一表面上提供掩模層,在基材的所述第二表面上提供薄膜層;將工件放置在所述工件支承物上,所述工件具有支承膜、框架和所述基材;使用所述等離子體源產生等離子體;使用產生的等離子體經過所述掩模層蝕刻所述基材的所述第一表面,所述蝕刻步驟暴露出所述基材的所述第二表面上的所述薄膜層;以及在通過所述蝕刻步驟已暴露出所述薄膜層后,將來自于流體射流的流體施加到所述基材的所述第二表面上的所述薄膜層。
[0021]上面概括了本發明的某些相關目的。這些目的應該被解釋為僅僅是說明了所打算的發明的某些更突出的特點和應用。通過以不同方式應用所公開的發明或在本公開的范圍內改良本發明,可以獲得許多其他有益結果。因此,本發明的其他目的和更充分的理解,可以在除了由權利要求書定義的本發明的范圍之外,通過結合附圖參考發明概述和優選實施方式的詳細描述來獲得。
[0022]發明概述
[0023]本發明描述了一種允許對半導體基材進行等離子體切割的等離子體加工裝置。在器件制造和晶片薄化后,使用常規的掩模技術掩蔽所述基材的前側(電路側),這保護電路元件并留下管芯之間的未保護區域。將所述基材安放到在剛性框架內被支承的薄條帶上。將所述基材/條帶/框架組件轉移到真空處理室中并暴露于反應性氣體等離子體下,在那里管芯之間的未保護區域被蝕刻掉。在此過程中,所述框架和條帶受到保護以免于被反應性氣體等離子體