自旋轉矩磁性集成電路及其器件的制作方法
【專利說明】自旋轉矩磁性集成電路及其器件
[0001]本申請是申請日為2010年11月15日、發明名稱為“自旋轉矩磁性集成電路及其器件”的專利申請201080057629.X的分案申請。
技術領域
[0002]本發明的實施例涉及如下領域:可重構且非易失性邏輯電路，特別是自旋轉矩磁性集成電路及其器件。
【背景技術】
[0003]自旋轉矩器件的操作基于自旋轉移轉矩的現象。如果電流流過稱為固定層的磁化層，會出現自旋極化。隨著每個電子的通過，會將它的自旋(電子角動量)加到稱為自由層的下一磁性層中的磁化中，并會引起自由層中的細微變化。這實際上是由轉矩引起的自由層中的磁化旋進。由于電子的反射，也將轉矩施加至相關的固定層的磁化上。最后，如果電流超過某一臨界值(由磁性材料及其環境所引起的阻尼給出)，則將會由通常為大約I納秒的電流脈沖切換自由層的磁化。由于相關的電流因為幾何形狀或者因為相鄰的反鐵磁層而低于其臨界值，所以固定層的磁化可以保持不變。
【附圖說明】
[0004]圖1示出了根據本發明的實施例的自旋轉矩磁性器件的截面圖。
[0005]圖2示出了根據本發明的實施例的自旋轉矩磁性器件的俯視圖。
[0006]圖3示出了根據本發明的實施例的自旋轉矩磁性集成電路的部分的截面圖。
[0007]圖4示出了根據本發明的實施例的自旋轉矩磁性集成電路的部分的截面圖。
[0008]圖5示出了表示根據本發明的實施例的自旋轉矩磁性集成電路的部分的制造中的操作的流程圖。
[0009]圖6示出了根據本發明的實施例的多數決定門的部分的平面圖。
[0010]圖7示出了根據本發明的實施例的全進位加法器的I比特級(bit stage)的平面圖。
[0011]圖8示出了根據本發明的實施例由具有0.1納秒間隔的瞬態圖(snapshot)表示磁化方向的一系列圖表。
【具體實施方式】
[0012]描述了自旋轉矩磁性集成電路及其器件。在以下描述中，為了提供對本發明的實施例的全面理解，闡述了許多具體細節，諸如材料體系和器件特性。本發明的實施例可以在沒有這些具體細節的情況下實施，這對本領域技術人員來說是顯而易見的。在其它實例中，為了不必要地使本發明的實施例難以理解，沒有詳細描述諸如圖案化處理等公知特征。此夕卜，應當理解圖中所示的各個實施例是示例性的表示，而未必是按比例繪制的。
[0013]在此公開了自旋轉矩磁性集成電路。在一個實施例中，自旋轉矩磁性集成電路包括設置在基底上方的第一自由鐵磁層。耦合層設置在第一自由鐵磁層上，并且第二自由鐵磁層設置在耦合層上。隧道氧化層設置在第二自由鐵磁層上方。包括寫入柱(pillar)和讀取柱，每個柱均設置在隧道氧化層上方，并且包括設置在固定鐵磁層上方的反鐵磁層。在一個實施例中，耦合層用于穩定第一和第二自由鐵磁層中的磁化排列。在一個實施例中，自旋轉矩磁性集成電路包括設置在基底的部分上的第一自由鐵磁層，第一自由鐵磁層具有側壁。第一耦合層設置在第一自由鐵磁層上，第一耦合層與側壁共形，并且鄰近基底的暴露部分。第二自由鐵磁層設置在第一耦合層和基底的暴露部分上，第二自由鐵磁耦合層與第一耦合層共形。第二耦合層設置在第二自由鐵磁層上，第二耦合層的最上表面近似與第二自由鐵磁層的最上表面共面。第三自由鐵磁層設置在基底的暴露部分上方的第二耦合層的部分上，第三自由鐵磁層的最上表面近似與第二耦合層的最上表面共面。隧道氧化層設置在第二耦合層以及第二和第三自由鐵磁層的最上表面上。包括寫入柱和讀取柱，每個柱均設置在隧道氧化層上方，并且包括設置在固定鐵磁層上方的反鐵磁層。
[0014]在此還公開了制造自旋轉矩磁性集成電路的方法。在一個實施例中，方法包括在基底的部分上形成第一自由鐵磁層，第一自由鐵磁層具有側壁。第一耦合層形成在第一自由鐵磁層上，第一耦合層與側壁共形，并且鄰近基底的暴露部分。第二自由鐵磁層形成在第一耦合層和基底的暴露部分上，第二自由鐵磁耦合層與第一耦合層共形。第二耦合層形成在第二自由鐵磁層上，第二耦合層的最上表面近似與第二自由鐵磁層的最上表面共面。第三自由鐵磁層形成在基底的暴露部分上方的第二耦合層的部分上，第三自由鐵磁層的最上表面近似與第二耦合層的最上表面共面。隧道氧化層形成在第二耦合層以及第二和第三自由鐵磁層的最上表面上。形成寫入柱和讀取柱，每個柱均形成在隧道氧化層上方，并且包括形成在固定鐵磁層上方的反鐵磁層。
[0015]根據本發明的實施例，制造了磁性邏輯器件，其中計算變量存儲在磁化方向上。在一個實施例中，由共用磁性層連接這些邏輯器件，并且集成這些邏輯器件以形成邏輯門或電路。可以用與邏輯配置有關的電路的形狀來定義邏輯功能。例如，在一個實施例中，通過磁疇壁輸送(相反磁化的分離區域)而在器件間傳輸信號。然而，可能僅外圍電路處而并非每個磁性器件處需要磁電轉換。在一個實施例中，在此描述的邏輯配置用作嵌入在互補金屬氧化物半導體(CMOS)電路的金屬層中的特定應用邏輯塊。在一個實施例中，提供了非易失的、可重構的邏輯電路。從而，可以創建非易失的且可重構的邏輯塊。在一個實施例中，使用例如多數決定門器件的自旋轉矩器件來制造可重構的且非易失的邏輯電路，特別是自旋轉矩磁性集成電路。在一個實施例中，將單個磁性電路用于多個門。這減輕或消除了對在每個門處的電至磁(或反之亦然)的轉換的需求，而相反地能夠在外圍單獨地執行。
[0016]在本發明的某些方面以及至少一些實施例中，某些術語具有某些可定義的含義。例如，“自由”磁性層是存儲計算變量的磁性層。“固定”磁性層是具有永久磁化的磁性層。諸如隧道電介質或隧道氧化物的隧道勢皇是位于自由與固定磁性層之間的層。可以將固定層圖案化以創建相關電路的輸入端和輸出端。自由層可以是共有的，在特定電路中連接所有的邏輯器件和門。當電流流過輸入電極時，可以通過自旋轉移轉矩效應來寫入磁化。當向輸出電極施加電壓時，可以通過隧道磁阻效應來讀取磁化。
[0017]在一個實施例中，隧道氧化層的作用是產生大的磁阻。磁阻是當兩層鐵磁層具有反平行和平行的磁化時的電阻之間的差與具有平行磁化的狀態的電阻的比率。在一個實施例中，隧道勢皇的替代是非磁性金屬薄層。然而，這種替代方案的一個潛在缺點是較低磁化值的可能性。在本申請中，這兩個選項都被稱為“非磁性層”。
[0018]在常規方案中，可以通過使用現場可編程門陣列(FPGA)來實現可重構性。通常，通過對附著至每個節點的靜態隨機存取存儲器(SRAM)單元進行寫入來重新配置FPGA的節點。因此，電路占據了很大面積，并且是易失的，還需要相當大的能量來重新配置并保持配置。此外，這種方案往往需要專用集成電路(ASIC)。目前，未大規模生產非易失性邏輯電路。鐵電晶體管是潛在的選擇，但仍未展示出合適的器件。然而，在一個實施例中，這種非易失性器件的使用提供了比基于CMOS的FPGA緊湊得多的可重構電路。因為在空閑狀態下能夠切斷電源，所以基于鐵磁邏輯的邏輯電路可以具有零待機功率。此外，在每個節點中可以不需要用于存儲電路配置的特定存儲器元件。數據可以存儲在邏輯電路附近。在一個實施例中，通過消除與高速緩存缺失有關的延遲，鐵磁邏輯的使用大幅改善了計算速度。
[0019]根據本發明實施例，鐵磁層用于存儲計算變量，自旋轉移轉矩用于切換磁化，多數決定門用于執行邏輯，并且一層或多層共用磁性層用作連接器件以形成門和電路的連接介質。當循環切斷相關芯片的電源時，邏輯電路可以不失去它們的計算狀態。可以通過改變門的輸入端中的一個來重新配置門。自旋轉移轉矩不僅可以引起相鄰的門中的磁化的切換，還可以引起隨后的級聯的器件和門的磁化的切換。這種方案可以通過傳播由穿過磁性層的疇壁所分隔的鐵磁疇來完成。
[0020]在本發