本發明屬于微電子技術領域，涉及半導體器件，特別是階梯電流阻擋層垂直型功率器件，可用于電力電子系統。

技術背景

功率半導體器件是電力電子技術的核心元件，隨著能源和環境問題的日益突出，研發新型高性能、低損耗功率器件就成為提高電能利用率、節約能源、緩解能源危機的有效途徑之一。而在功率器件研究中，高速、高壓與低導通電阻之間存在著嚴重的制約關系，合理、有效地改進這種制約關系是提高器件整體性能的關鍵。隨著微電子技術的發展，傳統第一代si半導體和第二代gaas半導體功率器件性能已接近其材料本身決定的理論極限。為了能進一步減少芯片面積、提高工作頻率、提高工作溫度、降低導通電阻、提高擊穿電壓、降低整機體積、提高整機效率，以gan為代表的寬禁帶半導體材料，憑借其更大的禁帶寬度、更高的臨界擊穿電場和更高的電子飽和漂移速度，且化學性能穩定、耐高溫、抗輻射等突出優點，在制備高性能功率器件方面脫穎而出，應用潛力巨大。特別是采用gan基異質結結構的橫向高電子遷移率晶體管，即橫向gan基高電子遷移率晶體管hemt器件，更是因其低導通電阻、高擊穿電壓、高工作頻率等特性，成為了國內外研究和應用的熱點、焦點。

然而，在橫向gan基hemt器件中，為了獲得更高的擊穿電壓，需要增加柵漏間距，這會增大器件尺寸和導通電阻，減小單位芯片面積上的有效電流密度和芯片性能，從而導致芯片面積和研制成本的增加。此外，在橫向gan基hemt器件中，由高電場和表面態所引起的電流崩塌問題較為嚴重，盡管當前已有眾多抑制措施，但電流崩塌問題依然沒有得到徹底解決。為了解決上述問題，研究者們提出了垂直型gan基電流孔徑異質結場效應器件，也是一種電流阻擋層垂直型功率器件，參見algan/gancurrentapertureverticalelectrontransistors,ieeedeviceresearchconference,pp.31-32,2002。gan基電流孔徑異質結場效應器件可通過增加漂移層厚度提高擊穿電壓，避免了犧牲器件尺寸和導通電阻的問題，因此可以實現高功率密度芯片。而且在gan基電流孔徑異質結場效應器件中，高電場區域位于半導體材料體內，這可以徹底地消除電流崩塌問題。2004年，ilanben-yaacov等人利用刻蝕后mocvd再生長溝道技術研制出algan/gan電流孔徑異質結場效應器件，該器件未采用鈍化層，最大輸出電流為750ma/mm，跨導為120ms/mm，兩端柵擊穿電壓為65v，且電流崩塌效應得到顯著抑制，參見algan/gancurrentapertureverticalelectrontransistorswithregrownchannels,journalofappliedphysics,vol.95,no.4,pp.2073-2078,2004。2012年，srabantichowdhury等人利用mg離子注入電流阻擋層結合等離子輔助mbe再生長algan/gan異質結的技術，研制出基于gan襯底的電流孔徑異質結場效應器件，該器件采用3μm漂移區，最大輸出電流為4ka·cm^-2，導通電阻為2.2mω·cm²，擊穿電壓為250v，且抑制電流崩塌效果好，參見cavetonbulkgansubstratesachievedwithmbe-regrownalgan/ganlayerstosuppressdispersion,ieeeelectrondeviceletters,vol.33,no.1,pp.41-43,2012。同年，由masahirosugimoto等人提出的一種增強型gan基電流孔徑異質結場效應器件獲得授權，參見transistor,us8188514b2,2012。此外，2014年，huinie等人基于gan襯底研制出一種增強型gan基電流孔徑異質結場效應器件，該器件閾值電壓為0.5v，飽和電流大于2.3a，擊穿電壓為1.5kv，導通電阻為2.2mω·cm²，參見1.5-kvand2.2-mω-cm²verticalgantransistorsonbulk-gansubstrates,ieeeelectrondeviceletters,vol.35,no.9,pp.939-941,2014。

傳統gan基電流孔徑異質結場效應器件是基于gan基寬禁帶半導體異質結結構，其包括：襯底1、漂移層2、孔徑層3、左、右兩個對稱的電流阻擋層4、孔徑5、溝道層6和勢壘層7；溝道層6和勢壘層7的兩側刻蝕有源槽10，兩側源槽10中淀積有兩個源極11，源極11之間的勢壘層上外延有p型帽層8，p型帽層8兩側刻有兩個臺階9，p型帽層8上面淀積有柵極12，襯底1下面淀積有漏極13，如圖1所示。

經過十多年的理論和實驗研究，研究者們發現，上述傳統gan基電流孔徑異質結場效應器件結構上存在固有缺陷，會導致器件中電場強度分布極不均勻，尤其是在電流阻擋層與孔徑區域交界面下方附近的半導體材料中存在極高的電場峰值，從而引起器件過早擊穿。這使得實際工藝中很難實現通過增加n型gan漂移層的厚度來持續提高器件的擊穿電壓。因此，傳統結構gan基電流孔徑異質結場效應器件的擊穿電壓普遍不高。為了獲得更高的器件擊穿電壓，并可以通過增加n型gan漂移層的厚度來持續提高器件的擊穿電壓，2013年，zhongdali等人利用數值仿真技術研究了一種基于超結的增強型gan基電流孔徑異質結場效應器件，研究結果表明超結結構可以有效調制器件內部的電場分布，使處于關態時器件內部各處電場強度趨于均勻分布，因此器件擊穿電壓可達5～20kv，且采用3μm半柱寬時擊穿電壓為12.4kv，而導通電阻為4.2mω·cm²，參見designandsimulationof5-20-kvganenhancement-modeverticalsuperjunctionhemt,ieeetransactionsonelectrondecices,vol.60,no.10,pp.3230-3237,2013。采用超結的gan基電流孔徑異質結場效應器件從理論上可以獲得高擊穿電壓，且可實現擊穿電壓隨n型gan漂移層厚度的增加而持續提高，是目前國內外已報道文獻中擊穿電壓最高的一種非常有效的大功率器件結構。然而，在采用超結結構的gan基電流孔徑異質結場效應器件中，當器件導通時超結附近會產生額外的導通電阻，且該導通電阻會隨著漂移層厚度的增加而不斷增加，因此雖然器件的擊穿電壓隨著漂移層厚度的增加而提高，但是器件的導通電阻也會相應的增加，器件中擊穿電壓與導通電阻之間的矛盾并沒有徹底解決。因此，探索和研發擊穿電壓高、導通電阻小的新型gan基電流孔徑異質結場效應器件，非常必要、迫切，具有重要的現實意義。

技術實現要素：

本發明的目的在于針對上述已有技術的不足，提供一種階梯電流阻擋層垂直型功率器件，以減小器件的導通電阻，提高器件的擊穿電壓，并實現擊穿電壓的可持續增加，顯著緩解器件擊穿電壓與導通電阻之間的矛盾，改善器件的擊穿特性。

為了實現上述目的，本發明的技術方案是這樣實現的：

一、器件結構

一種階梯電流阻擋層垂直型功率器件，包括:襯底1、漂移層2、孔徑層3、兩個對稱的電流阻擋層4、溝道層6和勢壘層7，溝道層6和勢壘層7的兩側刻蝕有源槽10，兩側源槽10中淀積有兩個源極11，源極11之間的勢壘層上外延有p型帽層8，p型帽層8兩側刻有兩個臺階9，p型帽層8上面淀積有柵極12，襯底1下面淀積有漏極13，兩個對稱的電流阻擋層4之間形成孔徑5，其特征在于：

所述兩個電流阻擋層4，是由自孔徑層3兩側向內的第一阻擋層41、第二阻擋層42、第三阻擋層43至第m阻擋層4m共同構成的兩個對稱的m級階梯結構，其中第一阻擋層41位于孔徑層3內的最外兩側。

二、制作方法

本發明制作階梯電流阻擋層垂直型功率器件的方法，包括如下過程：

a.在采用n⁺型材料gan的襯底1上外延厚度為3～10μm、摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3的n^-型gan半導體材料，形成漂移層2；

b.在漂移層2上外延n型gan半導體材料，形成厚度為1～10μm、摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3的孔徑層3；

c.在孔徑層3上第一次制作掩模，利用該掩模在孔徑層內的兩側位置注入劑量為1×10¹⁵～1×10¹⁶cm^-2的p型雜質，制作厚度t1為1～10μm，寬度s1為0.5～1μm的兩個第一阻擋層41；

d.在孔徑層3上依次進行m-1次掩模，并依次利用掩模，在前一次形成的兩個阻擋層之間的孔徑層3內兩側注入劑量為1×10¹⁵～1×10¹⁶cm^-2的p型雜質，依次形成第二阻擋層42至第m阻擋層4m，第一阻擋層41至第m阻擋層4m構成的m級階梯結構電流阻擋層4，兩個對稱的電流阻擋層4之間形成孔徑5，m根據器件實際使用要求確定，其值為大于等于2的整數；

e.在兩個電流阻擋層4和孔徑5上部外延gan半導體材料，形成厚度為0.04～0.2μm的溝道層6；

f.在溝道層6上部外延gan基寬禁帶半導體材料，形成厚度為5～50nm的勢壘層7；

g.在勢壘層7的上部外延p型gan半導體材料，形成厚度為0.02～0.25μm的p型帽層8；

h.在p型帽層8上制作掩模，利用該掩模在p型帽層左右兩側進行刻蝕，且刻蝕區深度等于p型帽層的厚度，形成臺階9，兩個臺階9之間的p型帽層8與兩個電流阻擋層4在水平方向上的交疊長度均大于0μm；

i.在未被p型帽層8覆蓋的勢壘7上部以及p型帽層上部制作掩模，利用該掩模在勢壘層7左、右兩側進行刻蝕，且刻蝕至兩個電流阻擋層4的上表面為止，形成左、右兩個源槽10；

j.在兩個源槽10上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模，利用該掩模在兩個源槽10中淀積金屬，且所淀積金屬的厚度大于源槽10的深度，以制作源極11；

k.在源極11上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模，利用該掩模在p型帽層8上部淀積金屬，以制作柵極12；

l.在襯底1的背面上淀積金屬，以制作漏極13。

本發明器件與傳統gan基電流孔徑異質結場效應器件比較，具有以下優點：

1.實現了擊穿電壓持續增加。

本發明采用多級階梯形式的電流阻擋層，使器件內部的各級阻擋層與孔徑層交界面下方附近均會產生一個電場峰值，且通過調整各級阻擋層的厚度、寬度和摻雜濃度，可以使得各級阻擋層與孔徑層交界面下方附近的電場峰值近似相等，且小于gan基寬禁帶半導體材料的擊穿電場，從而提高了器件的擊穿電壓；此外，通過增加電流阻擋層的階梯數目可實現擊穿電壓的持續增加。

2.在提高器件擊穿電壓的同時，器件導通電阻會略微減小。

本發明通過采用多級階梯形式的電流阻擋層結構來提高器件擊穿電壓，由于第一阻擋層至第m阻擋層距漂移層中心的水平距離依次減小，當器件導通時，在器件漂移層中除了第m阻擋層所產生的耗盡區會對電流的輸運有影響，產生導通電阻外，其余各級阻擋層所產生的耗盡區由于遠離孔徑中心，即電流通路，所以幾乎不會影響器件的導通電阻。通過調整本發明器件中各級阻擋層的厚度、寬度和摻雜濃度，還可以進一步減小器件的導通電阻。因此，隨著電流阻擋層階梯數目的增加，器件的擊穿電壓持續增加，而導通電阻會略微減小。

以下結合附圖和實施例進一步說明本發明的技術內容和效果。

附圖說明

圖1是傳統gan基電流孔徑異質結場效應器件的結構圖；

圖2是本發明階梯電流阻擋層垂直型功率器件的結構圖；

圖3是本發明制作階梯電流阻擋層垂直型功率器件的流程圖；

圖4是對傳統器件和本發明器件仿真所得擊穿情況下的二維電場分布圖；

圖5是對傳統器件和本發明器件仿真所得正向導通情況下的輸出電流圖。

具體實施方式

參照圖2，本發明階梯電流阻擋層垂直型功率器件是基于gan基寬禁帶半導體異質結結構，其包括：襯底1、漂移層2、孔徑層3、孔徑層3內有左右兩個對稱的電流阻擋層4、孔徑5、溝道層6和勢壘層7，溝道層6和勢壘層7的兩側刻蝕有源槽10，兩側源槽10中淀積有兩個源極11，源極11之間的勢壘層上外延有p型帽層8，p型帽層8兩側刻有兩個臺階9，p型帽層8上面淀積有柵極12，襯底1下面淀積有漏極13。其中：

所述漂移層2，位于襯底1上部，其厚度為3～10μm、摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3；

所述孔徑層3，位于漂移層2上部，其厚度為1～10μm、摻雜濃度為1×10¹⁵～1×10¹⁸cm^-3；

所述兩個電流阻擋層4，是由自孔徑層3兩側向內的第一阻擋層41、第二阻擋層42、第三阻擋層43至第m阻擋層4m共同構成的兩個對稱的m級階梯結構，級數m是根據器件實際使用要求確定，其值為大于等于2的整數；第一阻擋層41位于孔徑層3內的最外兩側，各阻擋層均采用p型摻雜；第一至第m阻擋層的厚度為ti，寬度為si，且自孔徑層3兩側向內，ti依次減小，s1≤s2≤...≤si≤…≤sm，i為整數且m≥i≥1，t1為1～10μm，寬度s1為0.5～1μm，t1為第一阻擋層41的厚度，s1為第一阻擋層41的寬度；

所述孔徑5，位于兩個電流阻擋層4之間；

所述溝道層6，位于兩個電流阻擋層4和孔徑5上部，其厚度為0.04～0.2μm；

所述勢壘層7，位于溝道層6上部，其由若干層相同或不同的gan基寬禁帶半導體材料組成，厚度為5～50nm；

所述p型帽層8，其與兩個電流阻擋層4在水平方向上的交疊長度均大于0μm；

所述源槽10，其深度等于溝道層6與勢壘層7的總厚度；

所述源極11，其厚度大于源槽10的深度。

參照圖3，本發明制作階梯電流阻擋層垂直型功率器件的過程，給出如下三種實施例：

實施例一：制作電流阻擋層階梯級數m為2的階梯電流阻擋層垂直型功率器件。

步驟1.在襯底1上外延n^-型gan，形成漂移層2，如圖3a。

采用n⁺型gan做襯底1，使用金屬有機物化學氣相淀積技術，在襯底1上外延厚度為3μm、摻雜濃度為1×10¹⁵cm^-3的n^-型gan材料，形成漂移層2，其中：

外延采用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟2.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

使用金屬有機物化學氣相淀積技術，在漂移層2上外延厚度為1μm、摻雜濃度為1×10¹⁵cm^-3的n型gan材料，形成孔徑層3，其中：

外延采用的工藝條件為：溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min。

步驟3.制作第一阻擋層41，如圖3c。

先在孔徑層3上第一次制作掩模；

再使用離子注入技術，在孔徑層內的兩側位置注入劑量為1×10¹⁵cm^-2的p型雜質mg，制作厚度t1為1μm，寬度s1為0.5μm的兩個第一阻擋層41。

步驟4.制作第二阻擋層42，如圖3d。

先在孔徑層3和兩個第一阻擋層41上第二次制作掩模；

再使用離子注入技術，在左、右兩個第一阻擋層41之間的孔徑層內兩側位置注入劑量為4.5×10¹⁵cm^-2的p型雜質mg，形成厚度t2為0.5μm，寬度s2為1μm的兩個第二阻擋層42，第一阻擋層41和第二阻擋層42構成電流阻擋層4，兩個對稱的二級階梯結構的電流阻擋層4之間形成孔徑5。

步驟5.外延gan材料制作溝道層6，如圖3e。

使用分子束外延技術，在兩個第一阻擋層41、兩個第二阻擋層42和孔徑5的上部外延厚度為0.04μm的gan材料，形成溝道層6；

所述分子束外延技術，其工藝條件為：真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源。

步驟6.外延al0.5ga0.5n，制作勢壘層7，如圖3f。

使用分子束外延技術在溝道層6上外延厚度為5nm的al0.5ga0.5n材料，形成勢壘層7，其中：

分子束外延的工藝條件為：真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純al源。

步驟7.在勢壘層7上部外延p型帽層8，如圖3g。

使用分子束外延技術，在勢壘層7上部外延厚度為0.02μm的p型gan材料，以制作p型帽層8；

所述分子束外延技術，其工藝條件為：真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純mg源。

步驟8.在p型帽層8左、右兩側刻蝕制作臺階9，如圖3h。

在p型帽層8上制作掩模，使用反應離子刻蝕技術，在帽層左、右兩側刻蝕深度為帽層厚度的刻蝕區，形成臺階9，兩個臺階之間的p型帽層8與兩個電流阻擋層4在水平方向上的交疊長度為0.5μm；

反應離子刻蝕的工藝條件為：cl2流量為15sccm，壓強為10mtorr，功率為100w。

步驟9.在勢壘層7和溝道層6左右兩側刻蝕制作源槽10，如圖3i。

先在未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

再使用反應離子刻蝕技術，在勢壘層7的左、右兩側進行刻蝕，且刻蝕至兩個電流阻擋層4的上表面為止，形成左、右兩個源槽10；

反應離子刻蝕的工藝條件為：cl2流量為15sccm，壓強為10mtorr，功率為100w。

步驟10.制作源極11，如圖3j。

先兩個源槽10上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

再使用電子束蒸發技術，在兩個源槽10上部淀積ti/au/ni組合金屬，形成源極11，其中：所淀積的金屬，自下而上，ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm；

電子束蒸發的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于

步驟11.制作柵極12，如圖3k。

11a)在源極11上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

11b)使用電子束蒸發技術，在p型帽層8上淀積ni/au/ni組合金屬，形成柵極12，其中：所淀積的金屬自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm；

電子束蒸發的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于

步驟12.制作漏極13，如圖3l。

使用電子束蒸發技術，在整個襯底1的背面上依次淀積金屬ti、au、ni，形成漏極13，其中：所淀積的金屬，ti的厚度為0.02μm，au的厚度為0.7μm，ni的厚度為0.05μm，完成整個器件的制作；

淀積金屬所采用的工藝條件為：真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于

實施例二：制作電流阻擋層階梯級數m為2的階梯電流阻擋層垂直型功率器件。

第一步.在襯底上外延n^-型gan，形成漂移層2，如圖3a。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，采用n⁺型gan做襯底1，使用金屬有機物化學氣相淀積技術，在襯底1上外延厚度為5μm、摻雜濃度為1×10¹⁶cm^-3的n^-型gan材料，完成漂移層2的制作。

第二步.在漂移層上外延n型gan，形成孔徑層3，如圖3b。

在溫度為1000℃，壓強為45torr，以sih4為摻雜源，氫氣流量為4400sccm，氨氣流量為4400sccm，鎵源流量為110μmol/min的工藝條件下，使用金屬有機物化學氣相淀積技術，在漂移層2上外延厚度為3μm、摻雜濃度為1×10¹⁶cm^-3的n型gan材料，完成孔徑層3的制作。

第三步.制作第一阻擋層41，如圖3c。

3.1)在孔徑層3上第一次制作掩模；

3.2)使用離子注入技術，在孔徑層內的兩側位置注入劑量為4×10¹⁵cm^-2的p型雜質mg，形成厚度t1為3μm，寬度s1為0.6μm的兩個第一阻擋層41。

第四步.制作第二阻擋層42，如圖3d。

4.1)在孔徑層3和兩個第一阻擋層41上第二次制作掩模；

4.2)使用離子注入技術，在左、右第一阻擋層41之間的孔徑層內兩側注入劑量為5×10¹⁵cm^-2的p型雜質mg，形成厚度t2為1μm，寬度s2為1.5μm的兩個第二阻擋層42，第一阻擋層41和第二阻擋層42構成電流阻擋層4，兩個對稱的二級階梯結構的電流阻擋層4之間形成孔徑5。

第五步.外延gan材料，制作溝道層6，如圖3e。

在真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源的工藝條件下，使用分子束外延技術，在兩個第一阻擋層41、兩個第二阻擋層42和孔徑5上部，外延厚度為0.1μm的gan材料，完成溝道層6的制作。

第六步.外延al0.3ga0.7n，制作勢壘層7，如圖3f。

在真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純al源的工藝條件下，使用分子束外延技術，在溝道層6上外延厚度為30nm的al0.3ga0.7n材料，完成勢壘層7的制作。

第七步.在勢壘層7上部外延p型帽層8，如圖3g。

在真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純mg源的工藝條件下，使用分子束外延技術，在勢壘層7上部外延厚度為0.15μm的p型gan材料，完成p型帽層8的制作。

第八步.在p型帽層8左、右兩側刻蝕制作臺階9，如圖3h。

8.1)在p型帽層8上制作掩模；

8.2)在cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件下，使用反應離子刻蝕技術，在帽層左、右兩側刻蝕深度為0.15μm的刻蝕區，完成臺階9的制作，兩個臺階之間的p型帽層8與兩個電流阻擋層4在水平方向上的交疊長度為0.5μm。

第九步.在勢壘層7和溝道層6左右兩側刻蝕制作源槽10，如圖3i。

9.1)在未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

9.2)在cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件下，使用反應離子刻蝕技術，在勢壘層7的左、右兩側進行刻蝕，且刻蝕至兩個電流阻擋層4的上表面為止，形成左、右兩個源槽10。

第十步.制作源極11，如圖3j。

10.1)在兩個源槽10上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

10.2)在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件下，使用電子束蒸發技術，在兩個源槽10上部淀積ti/au/ni組合金屬，形成源極11，其中：所淀積的金屬，自下而上，ti的厚度為0.02μm、au的厚度為0.3μm、ni的厚度為0.05μm。

第十一步.制作柵極12，如圖3k。

11.1)在源極11上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；

11.2)在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件下，使用電子束蒸發技術，在p型帽層8上淀積ni/au/ni組合金屬，完成柵極12的制作，且自下而上，ni的厚度為0.02μm、au的厚度為0.2μm、ni的厚度為0.04μm。

第十二步.制作漏極13，如圖3l。

在真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件下，使用電子束蒸發技術，在整個襯底1背面依次淀積金屬ti、au、ni，形成ti/au/ni組合金屬，以制作漏極13，且ti的厚度為0.02μm、au的厚度為0.7μm、ni的厚度為0.05μm，并完成整個器件的制作。

實施例三：制作電流阻擋層階梯級數m為4的階梯電流阻擋層垂直型功率器件

步驟a.采用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，采用n⁺型gan做襯底1，使用金屬有機物化學氣相淀積技術，在襯底上外延厚度為10μm、摻雜濃度為1×10¹⁸cm^-3的n^-型gan材料，制作漂移層2，如圖3a。

步驟b.采用溫度為950℃，壓強為40torr，以sih4為摻雜源，氫氣流量為4000sccm，氨氣流量為4000sccm，鎵源流量為100μmol/min的工藝條件，使用金屬有機物化學氣相淀積技術，在漂移層2上外延厚度為10μm、摻雜濃度為1×10¹⁸cm^-3的n型gan材料，制作孔徑層3，如圖3b。

步驟c.在孔徑層3上第一次制作掩模，再使用離子注入技術，在孔徑層內的兩側位置注入劑量為1×10¹⁶cm^-2的p型雜質mg，形成厚度t1與孔徑層厚度相等，寬度s1為1μm的兩個第一阻擋層41，如圖3c。

步驟d.制作兩個第二阻擋層42、兩個第三阻擋層43和兩個第四阻擋層44，如圖3d。

d1)先在孔徑層3和兩個第一阻擋層41上第二次制作掩模，再使用離子注入技術，在左、右第一阻擋層41的內側位置注入劑量為1×10¹⁶cm^-2的p型雜質mg，形成厚度t2為0.8μm，寬度s2為1.1μm的兩個第二阻擋層42；

d2)在孔徑層3、兩個第一阻擋層41和兩個第二阻擋層42上第三次制作掩模，再使用離子注入技術，在左、右第二阻擋層42之間的孔徑層內兩側位置注入劑量為1×10¹⁶cm^-2的p型雜質mg，形成厚度t3為0.5μm，寬度s3為1.5μm的兩個第三阻擋層43；

d3)在孔徑層3、兩個第一阻擋層41、兩個第二阻擋層42和兩個第三阻擋層43上第四次制作掩模，再使用離子注入技術，在左、右第三阻擋層43之間的孔徑層內兩側位置注入劑量為1×10¹⁶cm^-2的p型雜質mg，形成厚度t4為0.15μm，寬度s4為2μm的兩個第四阻擋層44，第一阻擋層41、第二阻擋層42、第三阻擋層43和第四阻擋層44構成電流阻擋層4，兩個對稱的四級階梯形電流阻擋層4之間形成孔徑5。

步驟e.采用真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源的工藝條件，使用分子束外延技術，在兩個第一阻擋層41、兩個第二阻擋層42、兩個第三阻擋層43、兩個第四阻擋層44和孔徑5上部外延厚度為0.2μm的gan材質的溝道層6，如圖3e。

步驟f.采用真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純al源的工藝條件，使用分子束外延技術，在溝道層6上外延厚度為50nm的al0.1ga0.9n材質的勢壘層7，如圖3f。

步驟g.采用真空度小于等于1.0×10^-10mbar，射頻功率為400w，反應劑采用n2、高純ga源、高純mg源的工藝條件，使用分子束外延技術，在勢壘層7上部外延厚度為0.25μm的p型gan材料，完成p型帽層8的制作，如圖3g。

步驟h.在p型帽層8上制作掩模，再采用cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件，使用反應離子刻蝕技術，在帽層左、右兩側刻蝕深度為0.25μm的刻蝕區，完成臺階9的制作，兩個臺階之間的p型帽層8與兩個電流阻擋層4在水平方向上的交疊長度為0.6μm，如圖3h。

步驟i.在未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模，再采用cl2流量為15sccm，壓強為10mtorr，功率為100w的工藝條件，使用反應離子刻蝕技術，在勢壘層7的左、右兩側進行刻蝕，且刻蝕至兩個電流阻擋層4的上表面為止，形成左、右兩個源槽10，如圖3i。

步驟j.在兩個源槽10上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件，使用電子束蒸發技術，在兩個源槽10上部淀積金屬，制作源極11，其中所淀積的金屬為ti/au/ni金屬組合，即自下而上分別為ti、au與ni，其厚度依次為0.02μm、0.3μm、0.05μm，如圖3j。

步驟k.在源極11上部、未被p型帽層8覆蓋的勢壘層7上部以及p型帽層8上部制作掩模；再采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件，使用電子束蒸發技術，在p型帽層8上淀積金屬，制作柵極12，其中所淀積的金屬為ni/au/ni金屬組合，即自下而上分別為ni、au與ni，其厚度依次為0.02μm、0.2μm、0.04μm，如圖3k。

步驟l.采用真空度小于1.8×10^-3pa，功率范圍為200～1000w，蒸發速率小于的工藝條件，使用電子束蒸發技術，在整個襯底1的背面上依次淀積金屬ti、au、ni，形成漏極13，其中：所淀積的金屬，ti的厚度為0.02μm，au的厚度為0.7μm，ni的厚度為0.05μm，并完成整個器件的制作。如圖3l。

本發明的效果可通過以下仿真進一步說明：

仿真1：對傳統gan基電流孔徑異質結場效應器件和本發明器件在擊穿情況下的二維電場分布進行仿真，結果如圖4，其中圖4(a)為傳統器件，其擊穿電壓為890v，圖4(b)為本發明器件，采用了3級階梯結構電流阻擋層，其擊穿電壓為1830v。

由圖4(a)可以看出，擊穿情況下，傳統器件中電場強度分布極不均勻，在電流阻擋層與孔徑區域交界面下方附近的半導體材料中出現了極高的電場峰值，從而引起器件過早擊穿。由圖4(b)可以看出，擊穿情況下，本發明器件內部的各級阻擋層與孔徑層交界面下方附近均產生了一個近似相等的電場峰值，器件中電場分布更加均勻，說明本發明器件結構可以更加有效地調制器件內部電場分布。因此本發明器件的擊穿電壓明顯高于傳統器件的擊穿電壓。

仿真2：對傳統gan基電流孔徑異質結場效應器件和本發明器件在正向導通情況下的輸出電流進行仿真，結果如圖5，其中本發明器件采用了3級階梯結構電流阻擋層。

由圖5可以看出，正向導通情況下，本發明器件輸出電流曲線在線性區的斜率略大于傳統器件輸出電流曲線在線性區的斜率，說明本發明器件的導通電阻小于傳統器件的導通電阻。

以上描述僅是本發明的幾個具體實施例，并不構成對本發明的限制，顯然對于本領域的專業人員來說，在了解了本發明內容和原理后，能夠在不背離本發明的原理和范圍的情況下，根據本發明的方法進行形式和細節上的各種修正和改變，但是這些基于本發明的修正和改變仍在本發明的權利要求保護范圍之內。