一種臺面pin鈍化結構的制作方法
【專利摘要】本實用新型提供一種臺面PIN鈍化結構，包括在半絕緣InP襯底上依序生長有緩沖層、N++型InP層、InGaAs吸收層和P++型CapInP層，其中：該半絕緣InP襯底上依序生長的該緩沖層、N++型InP層、InGaAs吸收層和P++型CapInP層構成了階梯層臺面，在該階梯層臺面的側壁上生長有BCB層以及在該BCB層上生長有保護該BCB層的SiO2鈍化層，藉由前述結構或其構造的結合，實現了該臺面PIN鈍化結構，從而達成了方便制成、電性接觸可靠性高、暗電流低以及使用時可降低能耗、延長壽命的良好效果。
【專利說明】一種臺面PIN鈍化結構
【技術領域】
[0001]本實用新型涉及光通訊【技術領域】，尤指一種臺面PIN鈍化結構光電轉化芯片器件的鈍化技術。
【背景技術】
[0002]現有技術中的臺面PIN鈍化結構，采用較多的鈍化方式分為生長鈍化層法和spin-coating鈍化層的辦法。生長鈍化層有:
[0003]1.用PECVD，生長鈍化層Si02、SiNx等、缺點在于臺面材料本身晶格常數與Si02、SiNx較難形成匹配，而晶格缺陷的直接后果是漏電流偏大，同時，特別是Si02的生長會引入氧化物導致側壁材料氧化，進一步劣化了暗電流；
[0004]2.化學有機氣相沉積(MOCVD)腐蝕再生長InP方法，對外延片再生長前處理工藝要求較高，而且成本較大，同時，并沒有從根本上杜絕鈍化層InP和P++InP之間的寄生效應；
[0005]3.磁控濺射A12N3的辦法，則由于其可重復性欠佳，則較少應用于產品的大批量生產過程中。
[0006]早期的Spin-coating主要用物質聚酰亞胺(polimide)來實現,其缺點在于即使獲得較低暗電流后，往往無法維持較長的使用時間。隨著老化實驗的進行，劣化現象嚴重。同時由于聚酰亞胺的電特性欠佳，芯片器件以外的寄生效應如電容比較明顯，無法與BCB(Benzocyclobutene)相提并論。可以說聚酰亞胺的缺點正是BCB的長處。

【發明內容】

[0007]為解決上述技術問題，本發明的主要目的在于提供一種臺面PIN鈍化結構，通俗地說，就是一種光電轉化芯片器件的鈍化技術結構。
[0008]為達成上述目的，本發明應該的技術方案是:一種臺面PIN鈍化結構，包括在半絕緣InP襯底上依序生長有緩沖層、N++型InP層、InGaAs吸收層和P++型CapInP層，其中:該半絕緣InP襯底上依序生長的該緩沖層、N++型InP層、InGaAs吸收層和P++型CapInP層構成了階梯層臺面，在該階梯層臺面的側壁上生長有BCB層以及在該BCB層上生長有保護該BCB層的Si02鈍化層。
[0009]在本實用新型實施例中，所述的階梯層臺面為兩側壁構成的正階梯形臺面。
[0010]在本實用新型實施例中，所述的側壁與BCB之間還具有AP3000增強劑構成的結合層。
[0011]在本實用新型實施例中，所述的BCB層覆蓋該階梯層臺面全部側壁區域。
[0012]本發明與現有技術相比，其有益的效果是:方便制成、電性接觸可靠性高、暗電流低以及使用時可降低能耗、延長壽命。
【專利附圖】

【附圖說明】[0013]圖1是本實施例中生長后臺面PIN外延片的截面結構示意圖。
[0014]圖2是圖1經過臺面形成工藝后外延片的截面結構示意圖。
[0015]圖3是圖2進行BCB工藝后外延片的截面結構示意圖。
[0016]圖4是圖3進行鈍化層Si02生長后外延片的截面結構示意圖。
[0017]圖5是本實施例中光刻過程示意圖。
[0018]圖6是本實施例中5000小時老化壽命實驗曲線示意圖。
[0019]圖7是本實施例中臺面PIN芯片_3dB帶寬測試數據示意圖。
[0020]圖8是本實施例中BCB光刻發生化學反應過程示意圖。 [0021]圖9是本實施例中BCB固化發生化學過程示意圖。
【具體實施方式】
[0022]下面結合附圖對本發明作進一步的說明。
[0023]請參閱圖1所述，為本實用新型之一種臺面PIN鈍化結構，包括半絕緣InP襯底60 上依序生長有緩沖層(buffer layer) 50、N++型 InP 層 30、InGaAs 吸收層(absorptionlayer) 20以及P++型CapInP層10，其中:該半絕緣InP襯底60為Fe摻雜的InP襯底，藉此有效增加阻抗，避免襯底產生寄生效應；該緩沖層50更好的匹配了半絕緣InP襯底60和N++型InP層30的晶格常數，并在兩者濃度差異上起到過度作用，以此確保外延片生長質量；該奸+型InP層30為正電位接入口，為使金屬電極和器件形成良好的歐姆接觸，盡量采取高濃度的S摻雜InP，進而以最大限度地降低器件在高速型號工作時的功耗；該P++型CapInP層10為負電位接入口，為了讓金屬電極和器件形成良好的歐姆接觸，盡量采取高濃度的Zn摻雜InP，進而以最大限度地降低器件在高速型號工作時的功耗，同時常溫下InP禁帶帶隙寬度1.35eV大于或者相對于In0.52Ga0.47P禁帶帶隙寬度，以及非故意摻雜InGaAs吸收層20，有效的提高的器件的光響應度Re≥0.9A/W。
[0024]在臺面制成中，先采用反應離子刻蝕機(RIE)，刻蝕如圖1中臺面PIN外延片，刻蝕完成后進行Br-基溶劑腐蝕臺面PIN，待刻蝕物理損傷層完全修復后停止腐蝕，腐蝕后形狀如圖2所示；再通過調節刻蝕參數，確保形成的臺面為正梯形臺面，然后通過在刻蝕工程中加入氧氣輝光，調整輝光時間和功率，保證刻蝕產生有機雜質的有效清理。然而，制成中，通過調整Br-系腐蝕液的時間和濃度，確保P++型CapInP層10和InGaAs吸收層20有相同的傾斜角，有利于后續工藝中臺面側壁與BCB層40的良好接觸，同時在一定時間Br-系腐蝕液的腐蝕作用下將刻蝕當中的物理損傷層去除，物理損傷層由于其有晶格破損、懸掛化學鍵等因素，在工作狀態的偏壓下，便成為臺面PIN暗電流的主要來源，同時空隙的存在也為臺面側壁被氧化而埋下隱患。
[0025]BCB層40的制作工藝,制作采用spin-coating (懸涂法)的辦法完成,詳細流程如下:
[0026]第一步，增強劑涂覆:將臺面PIN，如圖2所示，用勻膠機以一定轉速旋涂增強劑AP3000，然后放在在熱板烘烤芯片；
[0027]第二步，BCB涂覆:承接“第一步”將臺面PIN用勻膠機以一定轉速旋涂BCB，然后放在熱板烘烤；
[0028]第三步，BCB光刻工藝:承接“第二步”將臺面PIN光刻成設定圖形，曝光，烘烤相應時間，再用DS2100進行顯影處理；
[0029] 第四步，BCB固化工藝:承接“第三步”將臺面PIN放在高真空退火系統中采用梯度升溫的方式高溫固化處理。
[0030]在上列步驟中，增強劑AP3000作用至關重要，BCB本身并不具有親近InP或者InGaAs的性質。直接進行BCB工藝，則缺乏一定粘滯力。臺面側壁本身裸漏的化學鍵，為暗電流的增大提供了潛在的風險。In-鍵和氧氣中O原子，較容易結合成In-O鍵，隨著時間的推移，In-O鍵的比例增多，進一步增大了側壁的電導性。至于BCB光刻工藝，為光敏BCB光刻工藝過程，類似于普通光敏負膠，即曝光區域，最終BCB顯影后留下。主要過程包括甩膠、UV紫外光曝光、顯影液顯影，如圖5所示意。然而，光刻高阻抗的BCB光敏膠，通過光刻圖形控制和曝光顯影工藝參數的調整，控制BCB存在區域的大小，將整個BCB膠涂覆區域拓展到整個臺面側壁及之外的區域。相對于之前臺面采用的非光敏BCB工藝來講，光敏BCB工藝更易于控制圖形和減少工藝難度很穩定性。非光敏工藝往往需要單獨的RIE刻蝕工藝形成最終BCB圖形。而RIE刻蝕極易造成器件損傷，對暗電流和可靠性等特性造成不可逆轉的損傷，光敏BCB有效的避免了這一點。請參見圖3所示。
[0031]BCB中本身含有光敏因子，在一定功率的紫外光的照射下，發生反應釋放出N2，并在與其他光敏因子鏈接的同時，與部分BCB多體發生鏈接。形成不溶于顯影液的聚合體。經過顯影工藝仍然留在臺面的曝光區域，同時，非曝光區域的單體BCB則溶于顯影液，被清洗走。
[0032]請參見圖8所示，BCB詳細曝光化學過程如下:在固化過程中單體BCB苯環打開，首先由不同的單體小分子發生鏈接，隨著固化的進行多個單體，又逐漸慢慢發生聚合反應變成BCB多體。
[0033]請參見圖9所示，，BCB詳細化學反應過程如下:在此過程中，BCB的各項物理和化學性能逐漸達到最佳。首先多體不再溶解與丙酮酒精等有機化學溶劑，為后續各項工藝的實施提供了有利的條件。同時多體本身具有很強的化學惰性，即便長期處在空氣中也不易氧化。良好的疏H20分子的性質則杜絕了雜質H20分子在側面p-n結交接面導通的可能性。
[0034]請參見圖4所示，最后生長一 Si02鈍化層70，保護BCB和InP層在后續加工中受機械沖擊，同時為入射光進入區域起到增加入射光透射的作用。
[0035]請參見圖6所示，本實用新型由于工作環境溫度和氣候的影響存在著自然老化的現象，可靠性的重要指標是依靠外推壽命的數據，其可靠性好壞與否及其和壽命長短直接衡量了鈍化技術的效果優良。依據Be I coreGR-468-CORE和美軍標相關實驗方法，在145°C，-1OV條件下老化5024個小時，并在期間不同時間點測試回到常溫時候的暗電流大小。以短期高溫工作情況來推算出室溫條件下長期工作的數據，以50%失效比例和經驗公式τ ocexp (EaKj),再帶入激活能Ea的相應數值(可靠性較差的Ea數值為ο.leV，可靠性越好^數值越高即1.1eV以上)。圖6中各實驗樣品的老化后各個時間段測常溫暗電流，在5000小時內沒有發生樣品退化，最大暗電流在0.05nA以內，遠遠低于同類型產品要求5nA以內。帶入Ea = 0.6eV計算，室溫連續工作實踐將達到30萬小時，本試驗已進行到5000小時，仍沒有發現樣品退化，最后的中止壽命將超過15萬小時。
[0036]圖7為3V電壓條件下，測試_3dB芯片帶寬。橫坐標為輸入光信號頻率，縱坐標為輸出電信號能量(采用dB單位制)。純芯片測試數據表明，我們的芯片在能量衰退到一半的信號頻率為12.8GHz左右。遠遠滿足IOG模塊數字通信中10.7Gbit/s的要求。同時，前
半段平坦的曲線區域較廣，表明芯片性能良好，并沒有隨著入射光頻率的增加而迅速下跌。
[0037]制作良好BCB各項性能參數
【權利要求】
1.一種臺面PIN鈍化結構，包括在半絕緣InP襯底上依序生長有緩沖層、N++型InP層、InGaAs吸收層和P++型Cap InP層，其特征在于:該半絕緣InP襯底上依序生長的該緩沖層、N++型InP層、InGaAs吸收層和P++型Cap InP層構成了階梯層臺面,在該階梯層臺面的側壁上生長有BCB層以及在該BCB層上生長有保護該BCB層的Si02鈍化層。
2.如權利要求1所述的臺面PIN鈍化結構，其特征在于:所述的階梯層臺面為兩側壁構成的正階梯形臺面。
3.如權利要求2所述的臺面PIN鈍化結構，其特征在于:所述的側壁與BCB之間還具有AP3000增強劑構成的結合層。
4.如權利要求3所述的臺面PIN鈍化結構，其特征在于:所述的BCB層覆蓋該階梯層臺面全部側壁區域。
【文檔編號】H01L31/18GK203774339SQ201420134950
【公開日】2014年8月13日 申請日期:2014年3月24日 優先權日:2014年1月13日
【發明者】郭明瑋, 唐琦, 劉志峰 申請人:武漢華工正源光子技術有限公司