銅連接孔刻蝕不足缺陷在線檢測方法
【專利摘要】本發明涉及一種銅連接孔刻蝕不足缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測銅連接孔刻蝕不足缺陷，包括如下步驟：以電子束掃描儀掃描多枚CMOS器件表面區域，檢測出各暗電壓對比度缺陷區域，同時通過失效分析分別識別各暗電壓對比度缺陷的類別，建立一暗電壓對比度缺陷類別與缺陷區域圖像灰度特征的對應關系；以電子束掃描儀掃描待檢測CMOS器件一表面區域，確定有無暗電壓對比度缺陷區域，若有，則提取該缺陷區域圖像灰度特征；根據對應關系進一步識別該缺陷區域是否為銅連接孔刻蝕不足缺陷；切換至另一表面區域繼續掃描。該方法可快速識別出CMOS器件中可能存在的銅連接孔刻蝕不足缺陷，其識別準確率高、檢測速度快。
【專利說明】銅連接孔刻蝕不足缺陷在線檢測方法
【技術領域】
[0001]本發明涉及半導體加工制造領域，更具體地說，涉及一種銅連接孔刻蝕不足缺陷的在線檢測方法。
【背景技術】
[0002]半導體加工工藝中，銅連接孔的刻蝕不足是后段工藝中殺手型缺陷，隨著集成電路工藝的發展，CMOS器件關鍵尺寸按比例縮小以及深寬比的提高，當CMOS器件做到55nm以下時，這種缺陷越來越容易發生。對這種缺陷的檢測，業界一般應用電子束掃描儀在蝕刻結束或者銅平坦化研磨后進行。
[0003]對于銅連接孔刻蝕不足缺陷，在蝕刻結束后檢查一方面受到嚴格工藝間時限影響，另一方面由于連接孔內未填銅，導致連接孔底部的蝕刻不足的信號強度非常有限，使得缺陷的抓取率非常低，并不能真實反應在線工藝的優劣程度。而在銅研磨后檢查，由于銅連接孔內已經填銅，使得掃描電子束信號比較容易反饋到掃描機臺的信號接收端；但是，此時也存在較多的前層工藝缺陷的干擾，比如前層銅缺失、鎢連接孔刻蝕不足、或當層銅填充不足等。這些種類缺陷在通過電子束掃描儀觀察時，均呈現出暗電壓對比度(dark voltagecontrast,簡稱 DVC)特征。
[0004]對各類DVC缺陷一一通過失效分析進行識別分類，進而篩選出銅連接孔刻蝕不足缺陷以期進一步優化工藝，是一項費時費力的工作。
[0005]因此，提供一種不通過失效分析，而快速、高準確率地檢測出銅連接孔刻蝕不足缺陷是本發明需要解決的技術問題。

【發明內容】

[0006]本發明的目的在于提供一種高效檢測CMOS器件中銅連接孔刻蝕不足缺陷的方法。
[0007]為實現上述目的，本發明的技術方案如下:
[0008]一種銅連接孔刻蝕不足缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測銅連接孔刻蝕不足缺陷，包括如下步驟:a)、以電子束掃描儀掃描多枚CMOS器件表面區域，檢測出各暗電壓對比度缺陷區域，同時通過失效分析分別識別各暗電壓對比度缺陷的類別，建立一暗電壓對比度缺陷類別與缺陷區域圖像灰度特征的對應關系山)、以電子束掃描儀掃描待檢測CMOS器件一表面區域，確定有無暗電壓對比度缺陷區域，若有，則提取該缺陷區域圖像灰度特征；c)、根據對應關系進一步識別該缺陷區域是否為銅連接孔刻蝕不足缺陷；d)、切換至另一表面區域，回到步驟b)繼續執行。
[0009]優選地，暗電壓對比度缺陷至少包括以下類別:銅連接孔刻蝕不足缺陷；前層銅連接層缺失缺陷；當層銅填充不足缺陷。
[0010]優選地，灰度特征包括:灰度標準差范圍；灰度均值范圍；灰度最大值范圍；灰度最小值范圍。[0011]優選地，對應關系為一關系數據庫，其記載每一缺陷區域的圖像灰度特征與對應的暗電壓對比度缺陷類別。
[0012]優選地，對應關系為一函數關系式，其通過對每一缺陷區域圖像灰度特征與對應的暗電壓對比度缺陷類別進行自適應學習算法而獲得。
[0013]優選地，電子束掃描儀的著陸電壓為500_1800eV，電流為80_120nA。
[0014]本發明提供的銅連接孔刻蝕不足缺陷在線檢測方法，根據電子束掃描儀獲得圖像灰度信息，通過查詢事先建立的圖像灰度特征與DVC缺陷種類的對應關系，可快速識別出CMOS器件中可能存在的銅連接孔刻蝕不足缺陷，其識別準確率高、檢測速度快、實施簡單，易于在半導體行業內推廣。
【專利附圖】

【附圖說明】
[0015]圖1示出本發明一實施例的銅連接孔刻蝕不足缺陷在線檢測方法流程示意圖；
[0016]圖2A示出銅連接孔刻蝕不足缺陷在電子束掃描儀下形貌及結構形貌；
[0017]圖2B示出前層銅連接層缺失缺陷在電子束掃描儀下形貌及結構形貌；
[0018]圖3A-3B示出根據缺陷區域灰度均值與對應灰度標準差的關系來確定DVC缺陷類別；
[0019]圖3C-3D示出根據缺陷區域灰度最大值與對應灰度最小值的關系來確定DVC缺陷類別。
【具體實施方式】
[0020]下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。
[0021]CMOS器件的制備工藝包括多個工藝步驟，例如，依次包括但不限于如下工藝步驟:提供半導體襯底；形成溝槽及有源區；沉積介質層；形成離子肼；生長多晶硅柵極；形成第一支撐體；形成超淺PN結；形成第二支撐體；形成深PN結；沉積金屬硅化物阻擋層；形成表面介電層；形成接觸孔；銅平坦化；以及在線檢測等工藝。本檢測方法在銅平坦化工藝進行，可視為在線檢測工藝的一工藝步驟，用于對CMOS器件的銅連接孔刻蝕不足缺陷進行在線檢測。
[0022]如圖1所示，本發明一實施例的銅連接孔刻蝕不足缺陷在線檢測方法，，包括如下步驟:
[0023]步驟S10、以電子束掃描儀掃描多枚CMOS器件表面區域，檢測出各暗電壓對比度缺陷區域，同時通過失效分析分別識別各暗電壓對比度缺陷的類別，建立一暗電壓對比度缺陷類別與缺陷區域圖像灰度特征的對應關系。
[0024]在該步驟中，任意選取多枚CMOS器件，以電子束掃描儀分別掃描各枚CMOS器件表面，并分別對各次掃描圖像進行分析，判斷有無灰度明顯較暗的區域，若有，即定義為本發明中的暗電壓對比度(DVC)缺陷區域，并對DVC區域提取灰度特征；隨后，對這些DVC缺陷區域一一進行失效分析，識別其類別。
[0025]具體地，暗電壓對比度缺陷包括但不限于以下類別:銅連接孔刻蝕不足缺陷；前層銅連接層缺失缺陷；當層銅填充不足缺陷。
[0026]銅連接孔刻蝕不足缺陷形貌如圖2A所示，前層銅連接層缺失缺陷形貌如圖2B所/Jn o
[0027]缺陷區域的灰度特征包括但不限于:灰度標準差范圍；灰度均值范圍；灰度最大值范圍；灰度最小值范圍。
[0028]隨后，建立一暗電壓對比度缺陷類別與缺陷區域圖像灰度特征的對應關系。
[0029]具體地，該對應關系可為一關系數據庫，其記載每一缺陷區域的圖像灰度特征與對應的暗電壓對比度缺陷類別。通過對該關系數據庫的查詢，可直接獲知任一圖像灰度特征所對應的DVC缺陷類別。
[0030]或者，該對應關系為一函數關系式，其通過對每一缺陷區域圖像灰度特征與對應的暗電壓對比度缺陷類別進行自適應學習算法而獲得。該自適應學習算法包括但不限于:遺傳算法；神經網絡算法。
[0031]根據該實施例獲得的一組統計數據，銅連接孔刻蝕不足缺陷對應的缺陷區域灰度特征為:灰度標準差范圍:0-15 ;灰度均值范圍:0-42 ;灰度最大值范圍:0-65 ;灰度最小值范圍:0-23 ；
[0032]前層銅連接層缺失缺陷對應的缺陷區域灰度特征為:灰度標準差范圍:13-18 ;灰度均值范圍:42-60 ;灰度最大值范圍:65-85 ;灰度最小值范圍:23-30 ；
[0033]當層銅填充不足缺陷對應的缺陷區域灰度特征為:灰度標準差范圍:16-25 ;灰度均值范圍:60-80 ;灰度最大值范圍:85-120 ;灰度最小值范圍:30-40。
[0034]通過以上統計數據可知，銅連接孔刻蝕不足缺陷與前層銅連接層缺失缺陷以及當層銅填充不足缺陷在圖像灰度特征上具有較明顯的差異，通過缺陷區域的圖像灰度特征與對應的暗電壓對比度缺陷類別關系數據庫或自適應學習算法獲得的函數關系式，可將它們區分開來，從而準確識別出任一缺陷區域對應于哪一類DVC缺陷。
[0035]步驟S11、以電子束掃描儀掃描待檢測CMOS器件一表面區域，確定有無暗電壓對比度缺陷區域，若有，則提取該缺陷區域圖像灰度特征。
[0036]具體地，待檢測CMOS器件仍位于生產線上，待進行后續工藝；以電子束掃描儀選取該CMOS器件一表面區域進行掃描，獲取圖像，判斷其中有無灰度明顯較暗的區域，即暗電壓對比度缺陷區域。
[0037]步驟S12、根據對應關系進一步識別該缺陷區域是否為銅連接孔刻蝕不足缺陷。
[0038]具體地，根據步驟SlO中所建立的對應關系，例如關系數據庫或函數關系式，通過步驟Sll中獲得的缺陷區域圖像灰度特征，即可一一對應地獲知其對應的DVC缺陷類別。
[0039]進一步地，可根據缺陷區域灰度均值與對應灰度標準差的關系來確定DVC缺陷類另U，如圖3A-3B所示。
[0040]類似地，還可以根據缺陷區域灰度最大值與對應灰度最小值的關系來確定DVC缺陷類別，如圖3C-3D所示。
[0041]步驟S13、切換至另一表面區域，回到步驟Sll繼續執行。
[0042]具體地，切換至待檢測CMOS器件一新的表面區域，再回到步驟Sll繼續進行，直至掃描完整個待檢測CMOS器件表面。
[0043]根據檢測缺陷分辨率的不同要求，電子束掃描儀的掃描范圍為10-80nm，通常可采用50nm,即每50nm對CMOS器件上表面進行一次掃描。
[0044]優選情況下，根據本發明的實施例，電子束掃描儀采用的著陸電壓為500-1800eV、電流為80-120nA ;亮度為50?80、對比度為40?70 ;信號接收額外電壓為1000?1500V。
[0045]可以理解，CMOS器件制備工藝包括多個工藝步驟，各工藝步驟在現有技術公開的范圍內可進行組合替換，只要通過事先建立一 DVC缺陷類別與缺陷區域圖像灰度特征的對應關系，并以待檢測CMOS器件缺陷區域圖像灰度特征進行查詢，從而識別出DVC缺陷類別，均應視為基于本發明的思想所作的變形設計，應落入本發明的保護范圍。
[0046]以上所述的僅為本發明的優選實施例，所述實施例并非用以限制本發明的專利保護范圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護范圍內。
【權利要求】
1.一種銅連接孔刻蝕不足缺陷在線檢測方法，用于在CMOS器件制備工藝中檢測銅連接孔刻蝕不足缺陷，包括如下步驟: a)、以電子束掃描儀掃描多枚CMOS器件表面區域，檢測出各暗電壓對比度缺陷區域，同時通過失效分析分別識別各暗電壓對比度缺陷的類別，建立一暗電壓對比度缺陷類別與缺陷區域圖像灰度特征的對應關系； b)、以電子束掃描儀掃描待檢測CMOS器件一表面區域，確定有無暗電壓對比度缺陷區域，若有，則提取該缺陷區域圖像灰度特征； c)、根據所述對應關系進一步識別該缺陷區域是否為銅連接孔刻蝕不足缺陷； d)、切換至另一所述表面區域，回到所述步驟b)繼續執行。
2.如權利要求1所述的方法，其特征在于，所述暗電壓對比度缺陷至少包括以下類別:銅連接孔刻蝕不足缺陷；前層銅連接層缺失缺陷；當層銅填充不足缺陷。
3.如權利要求1所述的方法，其特征在于，所述灰度特征至少包括:灰度標準差范圍；灰度均值范圍；灰度最大值范圍；灰度最小值范圍。
4.如權利要求1所述的方法，其特征在于，所述對應關系為一關系數據庫，其記載每一缺陷區域的圖像灰度特征與對應的暗電壓對比度缺陷類別。
5.如權利要求1所述的方法，其特征在于，所述對應關系為一函數關系式，其通過對每一缺陷區域圖像灰度特征與對應的暗電壓對比度缺陷類別進行自適應學習算法而獲得。
6.如權利要求1至5中任一項所述的方法，其特征在于，所述電子束掃描儀的著陸電壓為 500-1800eV，電流為 80_120nA。
7.如權利要求1至5中任一項所述的方法，其特征在于，所述CMOS器件制備工藝至少包括銅平坦化工藝，所述檢測方法在銅平坦化工藝之后進行。
【文檔編號】H01L21/66GK103811369SQ201310495436
【公開日】2014年5月21日 申請日期:2013年10月21日 優先權日:2013年10月21日
【發明者】范榮偉, 袁增藝, 龍吟, 倪棋梁, 陳宏璘 申請人:上海華力微電子有限公司