一種vdmos器件的條形元胞結構及其制作方法
【專利摘要】本發明公開了一種VDMOS器件的條形元胞結構及其制作方法，所述條形元胞結構包括：漏區；位于漏區上的外延層；位于所述外延層內的橫向溝道、第一阱區、第二阱區以及嵌入在所述第一阱區中的第一源區、嵌入在所述第二阱區中的第二源區，其中，所述橫向溝道包括溝道阱區和嵌入在溝道阱區中的溝道源區；位于所述外延層上的柵氧化層，所述柵氧化層完全覆蓋所述橫向溝道；位于所述柵氧化層上的多晶硅層，所述多晶硅層的長邊方向與所述橫向溝道垂直。本發明通過在多晶硅層下的外延層中增加垂直于多晶硅層的長邊方向的橫向溝道，增加了元胞結構的溝道寬度和面積，能夠有效地降低導通電阻，提高電流導通能力。
【專利說明】—種^關03器件的條形元胞結構及其制作方法

【技術領域】
[0001]本發明涉及半導體【技術領域】，具體涉及功率半導體器件【技術領域】，尤其涉及一種乂0103器件的條形元胞結構及其制作方法。

【背景技術】
[0002]701080011)316-(11 打1186(1 16仏1 0x1(16 8611110011(11101:01-,垂直雙擴散金屬氧化物半導體)器件，是同時具有雙極型晶體管和普通103器件的優點的功率半導體器件。與雙極型晶體管相比，它的開關速度快，開關損耗小，輸入阻抗高，驅動功率小，頻率特性好，跨導線性度高，沒有雙極型功率器件的二次擊穿問題，安全工作區大。因此，不論是開關應用還是線性應用，^1^03器件都是理想的功率半導體器件。
[0003]對于70103器件而言，它的一個重要指標是導通電阻。隨著70103器件的發展，其結構不斷地得到改進，以盡可能地降低導通電阻，從而提高導通電流的能力。
[0004]圖1示出了現有技術的~溝道增強型70103器件的條形元胞結構的立體結構圖。對于現有技術的器件的條形元胞結構，溝道主要形成于第一奸源區104與第一阱區103、第二奸源區107與第二？-阱區108之間，溝道的寬度和面積有限。因此，如圖1所示，現有技術的70103器件的條形元胞結構中，在多晶硅層105下方位置的外延層102沒有被充分地利用，從而沒有有效地增加溝道的寬度和面積，使得該條形元胞結構的導通電阻較大，電流導通能力有限。


【發明內容】

[0005]有鑒于此，本發明實施例提供一種70103器件的元胞結構及其制作方法，來解決以上【背景技術】部分提到的技術問題。
[0006]一方面，本發明實施例提供了一種70103器件的條形元胞結構，所述條形元胞結構包括:
[0007]漏區；
[0008]位于漏區上的外延層；
[0009]位于所述外延層內的橫向溝道、第一阱區、第二阱區以及嵌入在所述第一阱區中的第一源區、嵌入在所述第二阱區中的第二源區，其中，所述橫向溝道包括溝道阱區和嵌入在溝道阱區中的溝道源區；
[0010]位于所述外延層上的柵氧化層，其中，所述柵氧化層完全覆蓋所述橫向溝道；
[0011]位于所述柵氧化層上的多晶硅層，其中，所述多晶硅層的長邊方向與所述橫向溝道垂直。
[0012]進一步的，所述溝道阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道源區在所述橫向溝道的兩端分別與所述第一源區和所述第二源區連接。
[0013]進一步的，所述溝道源區和所述溝道阱區間形成的溝道長度與所述第一源區和所述第一阱區間形成的溝道長度、所述第二源區和所述第二阱區間形成的溝道長度相同。
[0014]進一步的，所述橫向溝道包括一個橫向溝道或多個橫向溝道。
[0015]進一步的，所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為20 4 ！11。
[0016]相應的，本發明實施例還提供了一種71^03器件的條形元胞結構的制作方法，所述條形元胞結構的制作方法包括以下步驟:
[0017]形成漏區；
[0018]在漏區上形成外延層；
[0019]在所述外延層內形成橫向溝道、第一阱區、第二阱區以及嵌入在所述第一阱區中的第一源區、嵌入在所述第二阱區中的第二源區，其中，所述橫向溝道包括溝道阱區和嵌入在溝道阱區中的溝道源區；
[0020]在所述外延層上形成柵氧化層，其中，所述柵氧化層完全覆蓋所述橫向溝道；
[0021]在所述柵氧化層上形成多晶硅層，其中，所述多晶硅層的長邊方向與所述橫向溝道垂直。
[0022]進一步的，所述溝道阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道源區在所述橫向溝道的兩端分別與所述第一源區和所述第二源區連接。
[0023]進一步的，所述溝道源區和所述溝道阱區間形成的溝道長度與所述第一源區和所述第一阱區間形成的溝道長度、所述第二源區和所述第二阱區間形成的溝道長度相同。
[0024]進一步的，所述橫向溝道包括一個橫向溝道或多個橫向溝道。
[0025]進一步的，所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為20 4 ！11。
[0026]本發明實施例提出的71^03器件的條形元胞結構及其制作方法，通過在多晶硅層下的外延層中增加垂直于多晶硅層的長邊方向的橫向溝道，增加了元胞結構的溝道寬度，相應地增加了溝道面積，從而可以有效地降低導通電阻，提高電流導通能力。在相同的導通電流能力下，本發明的條形元胞結構能夠減少器件中的元胞數目，使芯片的面積顯著地減小，從而降低芯片的單位成本。

【專利附圖】

【附圖說明】
[0027]圖1是根據現有技術的~溝道增強型70103器件的條形元胞結構的立體結構圖；
[0028]圖2是根據本發明第一實施例的~溝道增強型70103器件的條形元胞結構的結構圖；
[0029]圖3是圖2的條形元胞結構在橫向溝道位置處沿X軸方向的剖面圖；
[0030]圖4是圖2的條形元胞結構在橫向溝道位置處沿X軸方向的剖面圖；
[0031]圖5是根據本發明第二實施例的~溝道增強型70103器件的條形元胞結構的制作方法的流程圖。
[0032]圖中的附圖標記所分別指代的技術特征為:
[0033]101、漏區；102、外延層；103、第一 ？-講區；104、第一奸源區；105、多晶娃層；106、柵氧化層；107、第二奸源區；108、第二？-阱區；
[0034]201、漏區；202、.外延層；203、第一？-阱區；204、第一奸源區；205、多晶硅層；206、柵氧化層；207、第二源區；208、第二 ？-阱區；209、橫向溝道；
[0035]301、外延層；302、？-阱區；303、奸源區；
[0036]401、.外延層；402、溝道？-阱區；403、溝道奸源區。

【具體實施方式】
[0037]下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發明相關的部分而非全部內容。
[0038]目前，在70103器件中，應用最廣泛的屬于~溝道增強型的70103器件。此處就以~溝道增強型的器件的條形元胞結構及其制作方法作為具體實施例，來解釋本發明。需要說明的是，本發明不限于~溝道增強型的器件的條形元胞結構及其制作方法，對于其他類型的器件的條形元胞結構，本發明同樣適用，換句話說，將~溝道換成？溝道或將增強型換成耗盡型所得到的器件的條形元胞結構及其制作方法，同樣適用于本發明。
[0039]在圖2-4中示出了本發明的第一實施例。
[0040]圖2是根據本發明第一實施例的~溝道增強型70103器件的條形元胞結構的結構圖。如圖2所示，所述~溝道增強型70103器件的條形元胞結構包括:漏區201，；位于漏區201上的外延層202 ；位于所述^外延層202內的橫向溝道209、第一阱區203、第二？-阱區208以及嵌入在所述第一阱區203中的第一奸源區204、嵌入在所述第二 ？-阱區208中的第二奸源區207，其中，所述橫向溝道209包括溝道？-阱區和嵌入在溝道阱區中的溝道奸源區(溝道阱區和溝道奸源區見圖4)；位于所述^外延層202上的柵氧化層206，其中，所述柵氧化層206完全覆蓋所述橫向溝道209 ；位于所述柵氧化層206上的多晶娃層205，其中，所述多晶娃層205的長邊方向與所述橫向溝道垂直。
[0041]在本實施例中，如圖2所示，所述多晶硅層的長邊方向與V軸方向一致；所述橫向溝道是沿X軸方向。因為X軸與V軸互相垂直，所以所述多晶硅層的長邊方向與所述橫向溝道是垂直的。
[0042]圖3是圖2的條形元胞結構在橫向溝道位置處沿X軸方向的剖面圖。如圖3所示，在本實施例的一種優選的實施方式中，所述溝道阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道奸源區在所述橫向溝道的兩端分別與所述第一奸源區和所述第二奸源區連接。這樣做能夠使本實施例的70103器件的條形元胞結構的溝道比現有技術的70103器件的條形元胞結構的溝道變寬了。根據導通電流與溝道的寬度與長度之比成正比，當溝道寬度增加時，導通電流增大。在溝道長度沒有改變的情況下，通過有效地利用所述多晶硅層下面的空間，使溝道面積變大，從而可以降低導通電阻，提高導通電流能力。如果在相同的導通電流能力下，本實施例中的條形元胞結構能夠減少71^03器件中的元胞數目，使芯片的面積顯著地減小，從而降低芯片的單位成本。
[0043]圖4是圖2的條形元胞結構在橫向溝道位置處沿V軸方向的剖面圖。如圖4所示，所述溝道阱區402和嵌入在所述溝道阱區中的所述溝道奸源區403。
[0044]在本實施例的一種優選的實施方式中，所述溝道奸源區與所述溝道阱區間形成的溝道長度與所述第一奸源區和所述第一 ？-阱區間形成的溝道長度、所述第二源區奸和所述第二阱區間形成的溝道長度相同。這樣做能夠使新增加的溝道與器件的條形元胞結構原有的溝道能夠均勻地產生導通電流，防止產生局部導通電流過大或過小，造成器件的不穩定。
[0045]在本實施例中，為了畫圖和描述的方便，只給出了一個橫向溝道。由于所述橫向溝道在圖2中看起來呈現“!I”的形狀，也可以把本發明的條形元胞結構的70103器件稱為“!(^161(1場效應晶體管，簡稱場效應管)”結構的70103器件。但本發明并不限于一個橫向溝道，對于多個橫向溝道同樣適用。更重要的是，只增加一個橫向溝道對于提高條形元胞結構的導通電流能力是很小的，可以忽略。只有在條形元胞結構中增加多個橫向溝道才會對提高導通電流起作用。
[0046]在本發明實施例的一種優選的實施方式中，所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為20^111。這樣做能夠使產生的導通電流均勻、穩定。如果任意兩個橫向溝道間的距離過小或排列過密，會使寄生
^161(1 2^^601: 丁！'811818七01'，結型場效應晶體管)電阻增大，從而降低電流導通能力。
[0047]本發明第一實施例提出的~溝道增強型70103器件的條形元胞結構，通過在多晶硅層下面的外延層中增加垂直于多晶硅層的長邊方向的橫向溝道，增加了元胞結構的溝道寬度，相應地增加了溝道面積，從而可以有效地降低導通電阻，增加電流導通能力。在相同的導通電流能力下，本發明的條形元胞結構能夠減少70103器件中的元胞數目，使芯片的面積顯著地減小，從而降低芯片的單位成本。
[0048]在圖5中示出了本發明的第二實施例。
[0049]圖5是根據本發明第二實施例的~溝道增強型70103器件的條形元胞結構的制作方法的流程圖，所示流程如下:
[0050]步驟3501:在漏區上形成外延層。
[0051]在本實施例中，在所述漏區上生長外延層，同時進行~型離子輕摻雜形成所述外延層。
[0052]步驟3502:在所述^外延層中形成橫向溝道、？-阱區以及嵌入在？-阱區中的奸源區。
[0053]在本實施例中，所述橫向溝道包括溝道阱區和嵌入在所述溝道阱區中的溝道奸源區；所述阱區包括第一阱區和第二阱區；所述奸源區包括第一奸源區和第二奸源區。在所述^外延層中形成第一阱區、第二阱區以及嵌入在所述第一
阱區中的所述第一奸源區、嵌入在所述第二阱區中的所述第二奸源區。
[0054]在所述化外延層上，先經過光刻、？-摻雜和退火，形成所述溝道阱區、所述第一阱區和所述第二阱區；然后再經過光刻、摻雜和奸退火形成所述溝道奸源區、所述第一奸源區和所述第二奸源區。
[0055]步驟3503:在所述化外延層上形成柵氧化層，其中，所述柵氧化層完全覆蓋所述橫向溝道。
[0056]在本實施例中，在^外延層上，經過柵氧化，形成所述柵氧化層。
[0057]步驟3504:在所述柵氧化層上形成多晶硅層，其中，所述多晶硅層的長邊方向與所述橫向溝道垂直。
[0058]在本實施例中，在所述柵氧化層上進行淀積多晶硅、光刻多晶硅及刻蝕的工藝流程，形成多晶硅層。
[0059]在本施例的一種優選的實施方式中，所述溝道？-阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道奸源區在所述橫向溝道的兩端分別與所述第一奸源區和所述第二奸源區連接。這樣做能夠使新形成的溝道比70103器件的條形元胞結構原有的溝道變寬了許多。在溝道長度沒有改變的情況下，通過有效地利用所述多晶硅層下面的空間，使溝道面積變大，從而降低導通電阻，提高導通電流能力。
[0060]在本實施例的一種優選的實施方式中，所述溝道奸源區與所述溝道阱區間形成的溝道長度與所述第一奸源區和所述第一阱區間形成的溝道長度、所述第二源區奸和所述第二阱區間形成的溝道長度相同。這樣做能夠使新增加的溝道與器件的條形元胞結構原有的溝道能夠均勻地產生導通電流，防止產生局部導通電流過大或過小，造成器件的不穩定。
[0061]在本發明實施例的一種優選的實施方式中，所述橫向溝道個數為一個或多個。增加一個橫向溝道，對于提高導通電流幾乎不起作用。然而，增加多個橫向溝道，對于提高導通電流才會起到作用。所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為209 ！11。這樣做能夠使產生的導通電流均勻、穩定。如果任意兩個橫向溝道間的距離過小或排列過密，會使寄生372101111(31:1011 ^161(1 2^601:11-8118181:01-,結型場效應晶體管)電阻增大,從而降低電流導通能力。
[0062]本發明第二實施例提出的71^03器件的條形元胞結構的制作方法，通過在多晶硅層下面的外延層中增加垂直于多晶硅層的長邊方向的橫向溝道，增加了元胞結構的溝道寬度，相應地增加了溝道面積，從而可以有效地降低導通電阻，提高電流導通能力。
[0063]注意，上述僅為本發明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發明的保護范圍。因此，雖然通過以上實施例對本發明進行了較為詳細的說明，但是本發明不僅僅限于以上實施例，在不脫離本發明構思的情況下，還可以包括更多其他等效實施例，而本發明的范圍由所附的權利要求范圍決定。
【權利要求】
1.一種^0103器件的條形元胞結構，其特征在于，所述條形元胞結構包括: 漏區； 位于漏區上的外延層； 位于所述外延層內的橫向溝道、第一阱區、第二阱區以及嵌入在所述第一阱區中的第一源區、嵌入在所述第二阱區中的第二源區，其中，所述橫向溝道包括溝道阱區和嵌入在溝道阱區中的溝道源區； 位于所述外延層上的柵氧化層，其中，所述柵氧化層完全覆蓋所述橫向溝道； 位于所述柵氧化層上的多晶硅層，其中，所述多晶硅層的長邊方向與所述橫向溝道垂直。
2.根據權利要求1所述的70103器件的條形元胞結構，其特征在于，所述溝道阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道源區在所述橫向溝道的兩端分別與所述第一源區和所述第二源區連接。
3.根據權利要求2所述的70103器件的條形元胞結構，其特征在于，所述溝道源區和所述溝道阱區間形成的溝道長度與所述第一源區和所述第一阱區間形成的溝道長度、所述第二源區和所述第二阱區間形成的溝道長度相同。
4.根據權利要求3所述的70103器件的條形元胞結構，其特征在于，所述橫向溝道包括一個橫向溝道或多個橫向溝道。
5.根據權利要求4所述的70103器件的條形元胞結構，其特征在于，所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為20 口 1X1。
6.一種70103器件的條形元胞結構的制作方法，其特征在于，所述制作方法包括以下步驟: 形成漏區； 在漏區上形成外延層； 在所述外延層內形成橫向溝道、第一阱區、第二阱區以及嵌入在所述第一阱區中的第一源區、嵌入在所述第二阱區中的第二源區，其中，所述橫向溝道包括溝道阱區和嵌入在溝道阱區中的溝道源區； 在所述外延層上形成柵氧化層，其中，所述柵氧化層完全覆蓋所述橫向溝道； 在所述柵氧化層上形成多晶硅層，其中，所述多晶硅層的長邊方向與所述橫向溝道垂直。
7.根據權利要求6所述的70103器件的條形元胞結構，其特征在于，所述溝道阱區在所述橫向溝道的兩端分別與所述第一阱區和所述第二阱區連接，所述溝道源區在所述橫向溝道的兩端分別與所述第一源區和所述第二源區連接。
8.根據權利要求7所述的70103器件的條形元胞結構，其特征在于，所述溝道源區和所述溝道阱區間形成的溝道長度與所述第一源區和所述第一阱區間形成的溝道長度、所述第二源區和所述第二阱區間形成的溝道長度相同。
9.根據權利要求8所述的70103器件的條形元胞結構，其特征在于，所述橫向溝道包括一個橫向溝道或多個橫向溝道。
10.根據權利要求9所述的70103器件的條形元胞結構，其特征在于，所述多個橫向溝道沿所述多晶硅層的長邊方向均勻地排列，其中，任意兩個相鄰的所述橫向溝道間的距離為 20 II III。
【文檔編號】H01L21/336GK104347710SQ201310348186
【公開日】2015年2月11日 申請日期:2013年8月9日 優先權日:2013年8月9日
【發明者】魏峰, 唐紅祥, 張新 申請人:無錫華潤華晶微電子有限公司