半導體芯片的制作方法
【專利摘要】本發明提供一種半導體芯片的制作方法，該方法包括：在襯底表面生長氧化保護層；采用光刻膠掩膜刻蝕工藝，在所述氧化保護層和襯底中刻蝕形成第一臺階的圖案；在上述襯底表面生長側墻保護層；對所述側墻保護層進行刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻；在所述氧化保護層和側墻的掩膜下，對所述襯底進行刻蝕，形成第二臺階的圖案；去除所述氧化保護層和側墻。本發明提供的半導體芯片的制作方法，可保證半導體芯片上連續多級圖案的細微尺寸，提高多級圖案的精確度。
【專利說明】半導體芯片的制作方法

【技術領域】
[0001]本發明涉及半導體芯片制造【技術領域】，尤其涉及一種半導體芯片的制作方法。

【背景技術】
[0002]隨著科技的發展，終端的輸入鍵盤已逐漸從實體鍵盤向虛擬鍵盤發展，現有的虛擬鍵盤包括虛擬觸摸鍵盤、虛擬激光鍵盤等。虛擬激光鍵盤內部的激光發射器件和/或接收器件都需要一個具有多級臺階圖案的半導體芯片。當激光照射在該半導體芯片表面的不同臺階時，產生不同的信號。
[0003]現有技術中，在襯底表面的連續多級臺階圖形的制作中每個臺階圖案都是通過涂抹光刻膠、曝光、刻蝕來實現。圖1為現有技術中采用光刻膠掩膜刻蝕工藝制作第一臺階的示意圖。圖2為現有技術中采用光刻膠掩膜刻蝕工藝制作第二臺階的示意圖。如圖2所示，現有技術在制作第二臺階圖案時，由于光刻膠的流動性一般需涂抹較厚的光刻膠，以保證光刻膠可以完全覆蓋不需要刻蝕的區域，但是過厚的光刻膠給曝光帶來了困難，且曝光不均勻，以致最終刻蝕圖案的精確度難以保證。因此目前，勉強制作一些臺階數較小，臺階高度較低的圖形。
[0004]現有技術制作連續多級圖案需要多次的光刻涂膠和曝光，由于光刻涂膠、曝光工藝能力受限使得制作的連續多級圖案的精確度低。


【發明內容】

[0005]本發明提供一種半導體芯片的制作方法，以解決現有技術在襯底表面制作連續多級臺階圖案細微尺寸和精確度難以保證的問題。
[0006]第一方面，本發明提供一種半導體芯片的制作方法，包括:
[0007]在襯底表面生長氧化保護層；
[0008]采用光刻膠掩膜刻蝕工藝，在所述氧化保護層和襯底中刻蝕形成第一臺階的圖案；
[0009]在上述襯底表面生長側墻保護層；
[0010]對所述側墻保護層進行刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側m ;
[0011]在所述氧化保護層和側墻的掩膜下，對所述襯底進行刻蝕，形成第二臺階的圖案；
[0012]去除所述氧化保護層和側墻。
[0013]本發明提供的半導體芯片的制作方法，巧妙的利用氧化保護層和側墻的保護，直接進行刻蝕，形成第二臺階圖案，而無需再次涂抹過厚光刻膠，避免了由于光刻涂膠、曝光工藝對形成的臺階圖案的影響，更好地保證連續多級圖案的細微尺寸，提高多級圖案的精確度。

【專利附圖】

【附圖說明】
[0014]圖1為現有技術中采用光刻膠掩膜刻蝕工藝制作第一臺階的示意圖；
[0015]圖2為現有技術中采用光刻膠掩膜刻蝕工藝制作第二臺階的示意圖；
[0016]圖3為本發明實施例一所提供的半導體芯片的制作方法的流程圖；
[0017]圖4為本發明實施例三所提供的半導體制作方法的流程圖；
[0018]圖5為本發明實施例三中步驟402形成的第一組臺階的示意圖；
[0019]圖6為本發明實施例三中步驟403生長的氮化硅層的示意圖；
[0020]圖7為本發明實施例三中步驟404刻蝕形成的第一側墻的示意圖；
[0021]圖8為本發明實施例三中步驟405刻蝕形成的第二組臺階的示意圖；
[0022]圖9為本發明實施例三中步驟406刻蝕形成的氮化硅層的示意圖；
[0023]圖10為本發明實施例三中步驟407刻蝕形成的第二側墻的示意圖；
[0024]圖11為本發明實施例三中步驟408刻蝕形成的第三組臺階的示意圖；
[0025]圖12為本發明實施例三中步驟409刻蝕形成的第三側墻的示意圖；
[0026]圖13為本發明實施例三中步驟410刻蝕形成的第四組臺階的示意圖；
[0027]圖14為本發明實施例三中形成的具有4組連續臺階的圖案的半導體芯片的示意圖。
[0028]附圖標記說明:
[0029]101、201、1302:光刻膠；
[0030]102,202:襯底；
[0031]501: 二氧化硅層；
[0032]502、801、1101、1301:硅襯底；
[0033]601,901:氮化硅層；
[0034]701:第一側墻；
[0035]1001、第二側墻；
[0036]1201:第三側墻。

【具體實施方式】
[0037]本發明實施例一提供一種半導體芯片的制作方法。圖3為本發明實施例一所提供的半導體芯片的制作方法的流程圖。如圖3所示，該方法，包括:
[0038]步驟301、在襯底表面生長氧化保護層。
[0039]具體地，在襯底表面生長氧化保護層可以通過熱氧化方式或射頻濺射方式等獲得。熱氧化方式例如可以是將襯底置入充滿氧氣的加熱爐中，形成氧化保護層。熱氧化方式通常包括干氧法和濕氧法，所謂干氧法指的是以氧氣作為氧化劑氧化襯底，以形成氧化保護層，所謂濕氧法指的是以氧氣和水作為氧化劑氧化襯底，以形成氧化保護層。通常可以通過控制加熱爐的溫度、加熱爐中的含氧量和/或加熱的時間來控制該氧化保護層的厚度。
[0040]步驟302、采用光刻膠掩膜刻蝕工藝，在所述氧化保護層和襯底中刻蝕形成第一臺階的圖案。
[0041]具體地，步驟302是說在氧化保護層的表面上涂抹光刻膠，通過掩膜板進行曝光，確定第一臺階圖案的位置，最后根據確定的位置，在氧化保護層和襯底中刻蝕形成第一臺階的圖案。根據需要制作的第一臺階的厚度，確定刻蝕時間，在確定的時間內進行刻蝕，即可形成對應高度的第一臺階。需要說明的是，現有技術中是直接在襯底表面涂抹光刻膠，采用光刻膠掩膜刻蝕工藝，通過刻蝕襯底形成第一臺階圖案，然而在本步驟中是在襯底的氧化保護層的表面涂抹光刻膠，從而采用光刻膠掩膜刻蝕工藝，先后通過刻蝕氧化保護層和襯底形成第一臺階圖案。
[0042]步驟303、在上述襯底表面生長側墻保護層。
[0043]具體地，生長側墻保護層的方法可以是與步驟301中生長氧化保護層的方式類似，區別在于，側墻保護層的材料與氧化保護層的材料不同。
[0044]步驟304、對所述側墻保護層進行刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻。
[0045]具體地，由于側墻保護層的材料與氧化保護層的材料不同，且一般情況下對不同材料的刻蝕所采用的方法、使用的氣體或刻蝕溶劑不同，因此對側墻保護層進行刻蝕，不會對氧化保護層造成刻蝕損傷，即使可以造成損傷，損傷也較小，而不會對已制作形成的第一臺階的圖案造成損壞。
[0046]由于側墻保護層在第一臺階的側壁處垂直方向上的厚度大于水平方向上的厚度，而側墻保護層在第一臺階側壁處水平方向的厚度等于生長的側墻保護層的厚度。因此，對側墻保護層進行刻蝕，會在所述第一臺階的側壁處形成側墻。對側墻保護層進行刻蝕之前，還需要確定刻蝕時間，該刻蝕時間可以是根據側墻保護層的厚度確定，進而在確定的刻蝕時間內對側墻保護層進行刻蝕，在可以在第一臺階的側壁處形成側墻。
[0047]步驟305、在所述氧化保護層和側墻的掩膜下，對所述襯底進行刻蝕，形成第二臺階的圖案。
[0048]由于襯底的材料與氧化保護層和側墻保護層的材料均不同，因此在對襯底進行刻蝕的過程中，氧化保護層和側墻可以起到掩膜的作用，從而使得對襯底的刻蝕可以在側墻所在位置處形成第二臺階的圖案。
[0049]步驟306、去除所述氧化保護層和側墻。
[0050]去除氧化保護層和側墻的過程可以是分別對氧化保護層和側墻采用對應的刻蝕劑或氣體進行刻蝕。
[0051]本發明實施例一所提供的半導體芯片的制作方法，首先通過在襯底表面生長氧化保護層，采用光刻掩膜刻蝕工藝，形成第一臺階圖案，并通過在第一臺階的側壁形成側墻，氧化保護層和側墻的保護下，對襯底進行刻蝕，形成第二臺階的圖案，最后將氧化保護層和側墻去除，形成具有連續臺階圖案的芯片。
[0052]在半導體制作【技術領域】，光刻工藝屬于最復雜、最昂貴的工藝。該方法巧妙的利用氧化保護層和側墻的保護，直接進行刻蝕，形成第二臺階圖案，而無需再次涂抹過厚光刻膠，避免了由于光刻涂膠、曝光工藝對形成的臺階圖案的影響，由于通過刻蝕而剩余的側墻寬度較小，且能于第一臺階的側壁良好貼合，所以更好地保證了連續多級圖案的細微尺寸，提高多級圖案的精確度，進而提高半導體芯片的使用性能。同時，由于減少光刻的次數，降低了半導體器件的制作成本。
[0053]在上述實施例技術方案的基礎上，本發明實施例二還提供一種半導體制作方法。
[0054]在上述實施例的方案中，所述襯底為硅襯底，所述氧化保護層的材料為二氧化硅，所述側墻保護層的材料為氮化硅。
[0055]襯底可以是監寶石襯底、娃襯底、碳化娃襯底或氣化嫁襯底等。綜合考慮襯底的成本和襯底上后續制作工藝的難易程度等因素，本實施例中的襯底優選為硅襯底。
[0056]綜合考慮到氧化保護層的生長所需的材料是否常見、生長工藝是否成熟完善、該氧化保護層是否穩定和后續的刻蝕工藝是否程度等因素，本實施例中的氧化保護層的材料為二氧化硅。當襯底為硅襯底時，對硅襯底進行熱氧化，即可形成二氧化硅氧化保護層。二氧化硅的生長工藝成熟簡單，且后期去除二氧化硅的工藝也較成熟。
[0057]同理，側墻保護層的材料為氮化硅。氮化硅層的生長工藝成熟簡單，且后期氮化硅層的刻蝕工藝也較成熟，刻蝕精確度也更高。選用硅襯底、二氧化硅保護層、氮化硅側墻保護層降低了半導體芯片的制作成本，同時還提高半導體芯片的精確度，從而提高半導體芯片的性能。
[0058]進一步地，在上述技術方案中，步驟303中在上述襯底表面生長側墻保護層具體包括:
[0059]在上述襯底表面生長厚度等于第二臺階寬度的側墻保護層。
[0060]生長的側墻保護層的厚度等于第二臺階的厚度時，對側墻保護層進行刻蝕時，形成側墻所在的位置即是第二臺階的位置，該側墻的寬度即是第二臺階的寬度。進而在氧化保護層和側墻的掩膜下，對襯底進行刻蝕時，通過側墻定位第二臺階的位置，形成的第二臺階的寬度即是需要制作的第二臺階的寬度，制作得到的臺階圖案更半導體芯片的符合設計要求，更好地保證其性能。
[0061]上述技術方案中，在步驟304中對側墻保護層進行刻蝕，在第一臺階的側壁保留側墻保護層，以形成側墻包括:
[0062]對氮化硅材料的側墻保護層，采用三氟甲烷進行干法刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻。
[0063]具體地，對氮化硅材料的側墻保護層，采用三氟甲烷進行干法刻蝕，可以是將三氟甲烷氣體通過離子轟擊濺射在側墻保護層的表面，而非等向性蝕刻的達成，則是靠表面的側墻保護層可以被離子打掉，而使得縱向刻蝕速率加快，而位于第一臺階側壁處的側墻保護層，因未受離子轟擊而使得橫向刻蝕速率較低，從而形成側墻。采用三氟甲烷氣體對氮化硅材料的側墻保護層進行刻蝕，對二氧化硅保護層的刻蝕損傷較小，以使二氧化硅層可以作為掩膜保護層保留下來。
[0064]對氮化硅材料的側墻保護層進行刻蝕，還可以是采用四氟化碳、六氟化硫、三氟化氮等氣體進行干法刻蝕。
[0065]在上述技術方案中，步驟301中生長的氧化保護層的厚度為0.1?1.0um。
[0066]具體地，生長厚度為0.1?1.0um的氧化保護層可以是通過控制襯底的氧化時間。當氧化保護層的厚度為0.1?1.0um時，即使對側墻保護層進行刻蝕形成側墻，及對襯底進行刻蝕形成第二臺階的過程中，氧化保護層造成損傷，也還是可以留存一部分以達到掩膜保護的作用。
[0067]進一步地，上述技術方案中，在步驟306中去除氧化保護層和側墻之前還包括:
[0068]重復執行所述生長側墻保護層、刻蝕側墻和刻蝕第二臺階圖案的步驟，以形成兩個以上第二臺階。
[0069]需要說明的是，此處第二臺階所指的并不是第二個臺階，而是通過生長側墻保護層、刻蝕側墻和刻蝕所形成的臺階圖案。當制作的臺階寬度相等時，只需在第一臺階制作時，采用光刻掩膜刻蝕工藝，其他臺階均可以通過生長側墻保護層、刻蝕側墻和刻蝕來形成。減少了制作連讀多級臺階圖案是用光刻工藝的次數，提高了制作精度，還減少了制作成本。
[0070]可選的，在步驟306中去除氧化保護層和側墻之前還可以包括:
[0071]在所述襯底上采用光刻膠掩膜刻蝕工藝，刻蝕形成至少兩個第三臺階，所述至少兩個第三臺階的寬度不等。
[0072]當臺階寬度不等時，無法再通過側墻定位臺階的位置，因此需要采用光刻膠掩膜重新對臺階進行定位，進而通過刻蝕工藝形成臺階。需要說明的是，此處的第三臺階，指的也并非是說半導體芯片上的第三個臺階，而是在制作形成第二臺階的襯底上采用光刻膠掩膜刻蝕工藝形成的臺階。只有當制作的臺階的寬度不等時，才需要再次進行光刻掩膜刻蝕工藝，重新對臺階進行定位，保證臺階位置的精確。
[0073]在上述實施例的基礎上，本發明實施例三還提供一種半導體的制作方法。本實施例通過，在半導體芯片上連續制作4組臺階圖案實例進行具體說明。圖4為本發明實施例三所提供的半導體制作方法的流程圖。該方法，具體步驟如下:
[0074]步驟401、在硅襯底表面生長厚度為0.1?1.0um的二氧化硅層。
[0075]步驟402、采用光刻膠掩膜刻蝕工藝，在二氧化硅層和襯底中刻蝕形成第一組臺階。
[0076]圖5為本發明實施例三中步驟402形成的第一組臺階的示意圖。在步驟401中生長的二氧化娃層是娃襯底的整個表面，米用光刻膠掩膜刻蝕工藝，由于是對曝光后的光刻膠上的掩膜板上對應的臺階圖案進行光刻膠和二氧化硅層的刻蝕，因此在圖5中第一組臺階的上表面還保留了二氧化硅層501。
[0077]步驟403、在上述硅襯底的表面生長厚度與第二組臺階的寬度相等的氮化硅層。
[0078]圖6為本發明實施例三中步驟403生長的氮化硅層的示意圖。在圖5所示的二氧化娃層501和娃襯底502的表面生長氮化娃層601。
[0079]步驟404、采用三氟甲烷對氮化硅層進行刻蝕，在第一組臺階的側壁形成第一側
m ο
[0080]圖7為本發明實施例三中步驟404刻蝕形成的第一側墻的示意圖。對步驟403生長的氮化硅層601進行刻蝕，由于氮化硅層601在第一組臺階的側壁處的垂直方向的厚度大于第二組臺階的寬度，因此，可以形成如圖7所示的第一側墻701。
[0081]步驟405、在二氧化硅層和側墻的掩膜下，對襯底進行刻蝕，形成第二組臺階。
[0082]圖8為本發明實施例三中步驟405刻蝕形成的第二組臺階的示意圖。如圖8所示，在二氧化硅層501和第一側墻701的保護下，對硅襯底502進行刻蝕，由于刻蝕二氧化硅層和側墻采用不同的刻蝕方法、不同的刻蝕溶劑或氣體，因此，可以形成如8所示的第二組臺階。該第二組臺階左右兩邊的臺階的寬度相等。
[0083]步驟406、在上述硅襯底的表面生長厚度與第三組臺階的寬度相等的氮化硅層。
[0084]圖9為本發明實施例三中步驟406刻蝕形成的氮化硅層的示意圖。在圖8所示的二氧化硅層501、第一側墻701和硅襯底801的表面生長氮化硅層得到如圖9所示的氮化硅層 901。
[0085]步驟407、采用三氟甲烷對氮化硅層進行刻蝕，在第二組臺階的側壁形成第二側
m ο
[0086]圖10為本發明實施例三中步驟407刻蝕形成的第二側墻的示意圖。對圖9中的氮化硅層901進行刻蝕，得到圖10所示的第二側墻1001。
[0087]步驟408、在二氧化硅層、第一側墻和第二側墻的掩膜下，對襯底進行刻蝕，形成第三組臺階。
[0088]圖11為本發明實施例三中步驟408刻蝕形成的第三組臺階的示意圖。對圖10中的硅襯底801進行刻蝕，形成第三組臺階，具有該第三組臺階的襯底為硅襯底1101。
[0089]步驟409、若第四組臺階的寬度不等，在上述硅襯底的表面生長厚度與第四組臺階的最小寬度相等的氮化硅層，并對該氮化硅層進行刻蝕形成第三側墻。
[0090]圖12為本發明實施例三中步驟409刻蝕形成的第三側墻的示意圖。形成圖12中所示的第三側墻1201，是為了步驟410中光刻膠掩膜刻蝕工藝之前，可以不用涂抹過過厚的光刻膠，而只需在不需要被刻蝕的區域上方涂抹均勻厚度的光刻膠即可。
[0091]步驟410、采用光刻膠掩膜刻蝕工藝，在襯底中刻蝕形成第四組臺階。
[0092]圖13為本發明實施例三中步驟410刻蝕形成的第四組臺階的示意圖。在圖12所示的二氧化硅層501、第三側墻1201和硅襯底1101的表面均勻涂抹光刻膠，得到圖13所示的光刻膠1302，采用光刻膠掩膜刻蝕工藝，形成第四組臺階，具有該第四組臺階的襯底為硅襯底1301。
[0093]步驟411、去除光刻I父、二氧化娃層和第二側墻。
[0094]圖14為本發明實施例三中形成的具有4組連續臺階的圖案的半導體芯片的示意圖。將圖13中的光刻膠1302、二氧化硅層501和第三側墻1201去除，得到圖14所示的具有4組連續臺階的圖案的半導體芯片。
[0095]本實施例是在上述實施例的基礎上具體以是實現4組連續臺階圖案為例進行說明，其具體的實現過程即有益效果與上述實施例類似，在此不再贅述。
[0096]最后應說明的是:以上各實施例僅用以說明本發明的技術方案，而非對其限制；盡管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發明各實施例技術方案的范圍。
【權利要求】
1.一種半導體芯片的制作方法，其特征在于，包括: 在襯底表面生長氧化保護層； 采用光刻膠掩膜刻蝕工藝，在所述氧化保護層和襯底中刻蝕形成第一臺階的圖案； 在上述襯底表面生長側墻保護層； 對所述側墻保護層進行刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻； 在所述氧化保護層和側墻的掩膜下，對所述襯底進行刻蝕，形成第二臺階的圖案； 去除所述氧化保護層和側墻。
2.根據權利要求1所述的方法，其特征在于: 所述襯底為硅襯底，所述氧化保護層的材料為二氧化硅，所述側墻保護層的材料為氮化硅。
3.根據權利要求1或2所述的方法，其特征在于，所述在上述襯底表面生長側墻保護層包括: 在上述襯底表面生長厚度等于第二臺階寬度的側墻保護層。
4.根據權利要求2所述的方法，其特征在于，對所述側墻保護層進行刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻包括: 對氮化硅材料的側墻保護層，采用三氟甲烷進行干法刻蝕，在所述第一臺階的側壁保留側墻保護層，以形成側墻。
5.根據權利要求1或2所述的方法，其特征在于，在所述去除所述氧化保護層和側墻之前，還包括: 重復執行所述生長側墻保護層、刻蝕側墻和刻蝕第二臺階圖案的步驟，以形成兩個以上第二臺階。
6.根據權利要求1或2所述的方法，其特征在于:所述氧化保護層的厚度為0.1?1.0um0
7.根據權利要求1或2所述的方法，其特征在于，在所述去除所述氧化保護層和側墻之前，還包括: 在所述襯底上采用光刻膠掩膜刻蝕工藝，刻蝕形成至少兩個第三臺階，所述至少兩個第三臺階的寬度不等。
【文檔編號】H01L21/02GK104299888SQ201310306051
【公開日】2015年1月21日 申請日期:2013年7月19日 優先權日:2013年7月19日
【發明者】馬萬里, 陳兆同 申請人:北大方正集團有限公司, 深圳方正微電子有限公司