控制非易失性存儲器的制造方法
【專利摘要】控制一種非易失性存儲器。該非易失性存儲器包括集成電路襯底內的多個存儲單元。該非易失性存儲器還包括與多個存儲單元進行功率傳送通信的高電壓節點。而且，非易失性存儲器包括與多個存儲單元進行功率傳送通信的中間電壓節點。而且，非易失性存儲器包括耦接在集成電路襯底內，在高電壓節點和中間電壓節點之間進行功率傳送通信的反向摻雜柵極器件。
【專利說明】控制非易失性存儲器
【技術領域】
[0001]本公開的實施方式涉及非易失性存儲器內中間電壓的生成。
【背景技術】
[0002]一種非易失性存儲器為在未激活功率時保持數據的存儲器。在進行讀取、編程、擦除以及驗證操作時，這種非易失性存儲器(例如，電可編程只讀存儲器(EPROM)或電可擦可編程只讀存儲器(EEPROM))需要具有不同電壓的電功率。在非易失性存儲器內的電荷泵生成不同的電壓。所生成的電壓通常為高電壓，然而，需要不容易獲取的中間電壓。中間電壓發生器可用于生成中間電壓。然而，多個裝置(例如，二極管和晶體管)必須用于中間電壓發生器中，以便生成中間電壓。使用多個裝置，導致低效地使用硅區域。
[0003]因此，需要一種中間電壓發生器，該發生器以中間電壓將電功率提供給非易失性存儲器，同時使用最小量的硅區域。

【發明內容】

[0004]一種非易失性存儲器的一個實例包括集成電路襯底內的多個存儲單元。非易失性存儲器還包括與多個存儲單元進行功率傳送通信的高電壓節點。而且，非易失性存儲器包括與多個存儲單元進行功率傳送通信的中間電壓節點。而且，非易失性存儲器包括耦接在集成電路襯底內，在高電壓節點和中間電壓節點之間進行功率傳送通信的反向摻雜柵極器件。
[0005]一種非易失性存儲器的一個實例包括集成電路襯底內的多個存儲單元。非易失性存儲器還包括與多個存儲單元進行功率傳送通信的高電壓節點。而且，非易失性存儲器包括與多個存儲單元進行功率傳送通信的中間電壓節點。而且，非易失性存儲器包括在高電壓節點和中間電壓節點之間進行功率傳送通信的串聯耦接的多個反向摻雜柵極器件。
[0006]一種控制非易失性存儲器的方法包括通過集成電路襯底內的第一反向摻雜柵極器件，使在非易失性存儲器內的高電壓節點與在非易失性存儲器內的中間電壓節點耦接。該方法還包括通過多個可尋址開關，使高電壓節點和中間電壓節點與多個存儲單元耦接。多個可尋址開關中的每個可尋址開關與所述多個存儲單元中的一個不同存儲單元相關聯。在未激活時，多個可尋址開關的每個可尋址開關使中間電壓節點與相關聯的存儲單元耦接。而且，該方法包括將地址施加到多個可尋址開關。地址激活多個可尋址開關中的一個可尋址開關，從而促使可尋址開關使高電壓節點和相關聯的存儲單元耦接。
【專利附圖】

【附圖說明】
[0007]在附圖中，相似的參考數字可表示相同或功能上相似的部件。在詳細描述中使用這些參考數字，闡述各種實施方式并且解釋本公開的各個方面和優點。
[0008]圖1示出根據一個實施方式的非易失性存儲器；
[0009]圖2A示出根據一個實施方式的中間電壓發生器；[0010]圖2B示出根據另一個實施方式的中間電壓發生器；
[0011]圖2C示出根據一個實施方式的多個中間電壓發生器；
[0012]圖2D示出了根據又一個實施方式的中間電壓發生器；
[0013]圖3為根據一個實施方式的反向摻雜柵極器件的剖視圖；
[0014]圖4為根據另一個實施方式的反向摻雜柵極器件的剖視圖；以及
[0015]圖5為示出根據一個實施方式的控制非易失性存儲器的方法的流程圖。
【具體實施方式】
[0016]圖1示出了根據一個實施方式的非易失性存儲器100。非易失性存儲器100包括集成電路襯底，例如，硅襯底(未示出)。非易失性存儲器100還包括集成電路襯底上的多個存儲單元，例如，存儲單元105A到存儲單元105N。存儲單元與多個可尋址開關耦接，例如，可尋址開關IlOA到可尋址開關110N。每個存儲單元(例如，存儲單元105A)耦接至一個可尋址開關(例如，可尋址開關110A)。每個可尋址開關進一步在高電壓節點125耦接至電荷泵115，在中間電壓節點130耦合至中間電壓發生器120，并且耦合至地址總線135。中間電壓發生器120還在高電壓節點125耦合至電荷泵115。
[0017]高電壓節點125和中間電壓節點130與存儲單元進行功率傳送通信。電荷泵115在高電壓節點125以高電壓生成電功率。中間電壓發生器120響應于高電壓功率在中間電壓節點13以中間電壓生成電功率。高電壓功率和中間電壓功率與來自地址總線135的輸入一起作為輸入提供給每個可尋址開關。
[0018]中間電壓發生器120包括集成電路襯底上串聯的一個或多個反向摻雜柵極器件。反向摻雜柵極器件在高電壓節點125和中間電壓節點130之間進行功率傳送通信。根據反向摻雜柵極器件的閾值電壓，可確定高電壓節點125和中間電壓節點130之間的電壓差。
[0019]在一些實施方式中，通過包括反向摻雜柵極器件的多個中間電壓發生器，高電壓節點125耦合至中間電壓節點130。
[0020]在一些實施方式中，通過使用跨接在一個或多個反向摻雜柵極器件上進行可控短路連接的開關，使中間電壓發生器120可調節。
[0021]結合圖2A至圖2D，說明在不同配置中的中間電壓發生器120。
[0022]圖2A示出了包括單個反向摻雜柵極器件202的中間電壓發生器120。反向摻雜柵極器件202在高電壓節點125和中間電壓節點130之間進行功率傳送通信。
[0023]圖2B示出包括串聯連接的多個反向摻雜柵極器件(例如，反向摻雜柵極器件202A到反向摻雜柵極器件202N)的中間電壓發生器120。反向摻雜柵極器件在高電壓節點125和中間電壓節點130之間進行功率傳送通信。
[0024]圖2C示出串聯連接耦合的多個中間電壓發生器，例如，中間電壓發生器120A到中間電壓發生器120N。每個中間電壓發生器包括一個或多個反向摻雜柵極器件。中間電壓發生器120A可包括高電壓節點125和中間電壓節點130A之間的反向摻雜柵極器件202A1到反向摻雜柵極器件202AN。同樣，中間電壓發生器120B可包括中間電壓節點130A和中間電壓節點130B之間的反向摻雜柵極器件202B1到反向摻雜柵極器件202BN。中間電壓發生器120A可生成第一級中間電壓，中間電壓發生器120B可生成第二級中間電壓，諸如此類。
[0025]圖2D示出使用一個或多個開關(例如，跨接在反向摻雜柵極器件202B上進行可控短路連接的開關204)的中間電壓發生器120。中間電壓發生器120包括串聯的多個反向摻雜柵極器件，例如，反向摻雜柵極器件202A到反向摻雜柵極器件202N。反向摻雜柵極器件耦接在高電壓節點125和中間電壓節點130之間。通過使一個或多個反向摻雜柵極器件被短路，開關能夠調節中間電壓發生器120。在閉合時，開關204使反向摻雜柵極器件202B的陽極和陰極短路，從而造成從高電壓節點125到中間電壓節點130的電壓降。因此，調節中間電壓發生器120，從而在中間電壓節點130處生成的中間電壓處于所需水平。
[0026]在一些實施方式中，反向摻雜柵極器件202、反向摻雜柵極器件202A到反向摻雜柵極器件202N、反向摻雜柵極器件202A1到反向摻雜柵極器件202AN、反向摻雜柵極器件202B1到反向摻雜柵極器件202BN等為具有相似閾值電壓的相同P型金屬氧化物半導體(PMOS)型晶體管。
[0027]在其他實施方式中，反向摻雜柵極器件202、反向摻雜柵極器件202A到反向摻雜柵極器件202N、反向摻雜柵極器件202A1到反向摻雜柵極器件202AN、反向摻雜柵極器件202B1到反向摻雜柵極器件202BN等為具有相似閾值電壓的相同η型金屬氧化物半導體(NMOS)型晶體管。
[0028]結合圖3，說明中間電壓發生器120中的反向摻雜柵極器件202。
[0029]圖3示出了根據一個實施方式的反向摻雜柵極器件202。
[0030]可將摻雜定義為一種工藝，通過該工藝，將某個量加入半導體裝置中，從而修改半導體裝置的電氣特性。因此，可將反向摻雜定義為一種工藝，通過該工藝，通過加入與P型摻雜劑的量相比更高量的η型摻雜劑，將P型區域轉化成η型區域。同樣，通過使用P型摻雜劑反向摻雜η型區域，可將η型區域轉化成P型區域。使用等離子體摻雜，可進行反向摻雜。摻雜工藝或反向摻雜工藝通常包括沉積和推阱這兩個步驟。可將沉積定義為將正確量的摻雜劑原子沉積到位于半導體裝置的晶片表面附近的區域。在一個實例中，使用離子注入，可進行沉積。可將推阱定義為摻雜劑原子的重新分布。在一個實例中，使用擴散，可進行推阱。
[0031]可將反向摻雜柵極器件定義為其柵極摻雜有相反類型的摻雜劑的器件。例如，如果PMOS器件的柵極通常摻雜有P型摻雜劑，那么該柵極要摻雜有η型摻雜劑。在另一個實施方式中，可將反向摻雜柵極器件定義為其柵極首先摻雜有一種摻雜劑，然后，摻雜有相反類型的摻雜劑的器件。例如，PMOS器件的柵極摻雜有P型摻雜劑，然后，摻雜有η型摻雜劑。
[0032]反向摻雜柵極器件202為電壓降器件，例如，P型金屬氧化物半導體場效應晶體管(M0SFET)，并且使用普通的半導體互補型金屬氧化物半導體(CMOS)工藝，可制造該反向摻雜柵極器件。在制造期間，與正常的MOSFET相比，反向摻雜柵極器件202的柵極的掩膜具有相反類型的摻雜劑。MOSFET的特征在于具有比常規MOSFET的閾值電壓更高的大約1.08伏特的閾值電壓。
[0033]在P襯底305上制造反向摻雜柵極器件202。在一個實例中，p襯底305可為硅襯底。在P襯底305上形成η阱310。反向摻雜柵極器件202包括源極區域315、柵極區域320以及漏極區域325。源極區域315限定ρ型源極330，并且漏極區域325限定ρ型漏極335。在ρ型源極330和ρ型漏極335之間形成ρ通道(未顯示)。柵極區域320包括摻雜有η型摻雜劑(例如，磷或砷)的多晶硅柵極340，以形成η型柵極。在其他實施方式中，柵極340包括多晶硅的ρ型柵極，該柵極反向摻雜有η型摻雜劑，直到ρ型柵極變成η型柵極。P型漏極335和η型柵極耦合在一起，限定陰極345。電連接至ρ襯底305的ρ型區域355耦合至地面。同樣，包括P型源極330的源極區域315限定陽極350。在一些實施方式中，電連接至η阱310的η型區域360耦合至陽極350。如果陽極到陰極電壓高于某個閾值，那么形成P通道，并且電流從P型源極330流入ρ型漏極335。在反向摻雜柵極器件202中，反向摻雜柵極340的一個目的在于通過增大閾值電壓從而節省硅區域，并且能夠由高電壓生成中間電壓。
[0034]反向摻雜柵極器件202的應用包括但不限于非易失性存儲器、電壓基準發生器以及電流基準發生器。
[0035]圖4示出了根據另一個實施方式的反向摻雜柵極器件202。
[0036]使用體積半導體互補型金屬氧化物半導體(CMOS)工藝，可制造反向摻雜柵極器件202，例如，η型MOSFET。MOSFET的特征在于具有比常規MOSFET的閾值電壓更高的大約1.08伏特的閾值電壓。
[0037]在ρ襯底405上制造反向摻雜柵極器件202。在一個實例中，ρ襯底405可為硅襯底。在P襯底405上形成P阱410。反向摻雜柵極器件202包括源極區域415、柵極區域420以及漏極區域425。源極區域415限定η型源極430,并且漏極區域425限定η型漏極435。在η型源極430和η型漏極435之間形成η通道(未示出)。柵極區域420包括摻雜有P型摻雜劑(例如，硼或鋁)的多晶硅柵極440，以形成ρ型柵極。在其他實施方式中，柵極440包括多晶娃的η型柵極,該柵極反向摻雜有P型摻雜劑，直到η型柵極變成ρ型柵極。η型漏極435和ρ型柵極稱合在一起，限定陽極445。電連接至ρ襯底405的ρ型區域455耦合至地面。同樣，包括η型源極430的源極區域415限定陰極450。如果陽極到陰極電壓高于某個閾值，那么形成η通道，并且電流從η型漏極435流入η型源極430。在反向摻雜柵極器件202中，反向摻雜柵極440的一個目的在于通過增大閾值電壓從而節省硅區域，并且能夠由高電壓生成中間電壓。
[0038]圖5為示出控制非易失性存儲器(例如，非易失性存儲器100)的方法的流程圖。
[0039]在步驟505中，通過集成電路襯底內的第一反向摻雜柵極器件(在后文中稱為反向摻雜柵極器件)，非易失性存儲器內的高電壓節點耦合至在非易失性存儲器內的中間電壓節點。
[0040]非易失性存儲器包括集成電路襯底，例如，硅。非易失性存儲器還包括電荷泵，例如，電荷泵115，該電荷泵耦接至中間電壓發生器，例如，中間電壓發生器120。電荷泵在高電壓節點(例如，高電壓節點125)耦接至中間電壓發生器。中間電壓節點(例如，中間電壓節點130)耦接至中間電壓發生器。因此，通過包含在中間電壓發生器內的一個或多個反向摻雜柵極器件(例如，反向摻雜柵極器件202)，高電壓節點耦接至中間電壓節點。
[0041]在一些實施方式中，通過串聯連接耦合的多個中間電壓發生器，高電壓節點耦接至中間電壓節點。每個中間電壓發生器包括串聯連接耦合的多個反向摻雜柵極器件。
[0042]在一些實施方式中，通過使用跨接在一個或多個反向摻雜柵極器件上進行可控短路連接的開關，使中間電壓發生器可調節。由于增加了制造后的調諧能力，所以這種可調性降低風險。
[0043]電荷泵在高電壓節點生成高電壓。中間電壓發生器使用反向摻雜柵極器件在中間電壓節點生成中間電壓。[0044]在步驟510中，通過多個可尋址開關(例如，可尋址開關IIOA到可尋址開關110N),高電壓節點和中間電壓節點耦接至多個存儲單元，例如，存儲單元105A到存儲單元105N。存儲單元包含在集成電路襯底內。
[0045]可尋址開關中的每個可尋址開關(例如，可尋址開關110A)耦接至存儲單元中的一個不同存儲單元，例如，存儲單元105A。在未激活時，每個可尋址開關也將中間電壓節點耦接至相關聯的存儲單元。每個可尋址開關進一步耦合至電荷泵、中間電壓發生器以及地址總線(例如，地址總線135)。
[0046]高電壓節點和中間電壓節點與存儲單元進行功率傳送通信。也將來自地址總線的輸入提供為每個可尋址開關的輸入。
[0047]在步驟515中，將地址施加到可尋址開關。該地址激活可尋址開關中的一個可尋址開關，從而促使可尋址開關使高電壓節點耦接至相關聯的存儲單元。
[0048]在一個實例中，該地址可由地址總線135施加至可尋址開關110A。根據該地址，可尋址開關IlOA將高電壓或中間電壓輸出給存儲單元105A。如果要選擇存儲單元105A，那么提供高電壓作為輸入。如果未選擇可尋址開關IlOA并且選擇可尋址開關110B，那么提供中間電壓作為進入存儲單元105A的輸入。
[0049]使用反向摻雜柵極器件，從高電壓中生成中間電壓。反向摻雜柵極器件為電壓降器件，例如，P型金屬氧化物半導體場效應晶體管(M0SFET)，并且使用半導體互補型金屬氧化物半導體(CMOS)工藝，可制造該反向摻雜柵極器件。根據反向摻雜柵極器件的閾值電壓，可確定在高電壓節點和中間電壓節點上的電壓。反向摻雜柵極器件的特征在于具有比常規MOSFET的閾值電壓更高的大約1.08伏特的閾值電壓。1.08伏特為在反向摻雜柵極器件和常規MOSFET之間的閾值電壓的差值，并且根據不同的工藝，可在0.98伏特和1.18伏特之間的范圍內。
[0050]在ρ襯底(例如，硅襯底)上制造反向摻雜柵極器件。反向摻雜柵極器件可包括η阱、源極區域、柵極區域以及漏極區域。在η阱內形成漏極區域和源極區域。在一個實施方式中，通過使用P型摻雜劑注入或摻雜η阱，形成漏極區域。在一個實例中，ρ型摻雜劑可為硼。
[0051]源極區域包括P型源極，例如，P型源極330，并且漏極區域包括P型漏極，例如，P型漏極335。在ρ型源極和ρ型漏極之間形成ρ通道。柵極區域包括柵極，例如，柵極340，其為多晶硅的η型柵極。在一些實施方式中，柵極可摻雜有ρ型摻雜劑，然后隨后摻雜有η型摻雜劑，以形成η型柵極。該柵極摻雜有η型摻雜劑，以增大反向摻雜柵極器件的閾值電壓。
[0052]反向摻雜柵極器件為具有陰極(例如，陰極345)和陽極(例如，陽極350)的晶體管二極管。P型漏極和η型柵極限定陰極。電連接至P襯底305的P型區域(例如，P型區域355)耦合至地面。同樣，包括ρ型源極的源極區域限定陽極。在一些實施方式中，電連接至η阱(例如，η阱310)的η型區域(例如，η型區域360)耦合至陽極(例如，陽極350)。如果陽極到陰極電壓高于某個閾值，那么形成P通道，并且電流從P型源極流入P型漏極。
[0053]在一些實施方式中，反向摻雜柵極器件可為η型MOSFET。
[0054]然后，在ρ型襯底上制造反向摻雜柵極器件。反向摻雜柵極器件可包括P阱、源極區域、柵極區域以及漏極區域。在P型襯底內形成漏極區域和源極區域。在一個實施方式中，通過使用η型摻雜劑注入或摻雜ρ型襯底，形成漏極區域。在一個實例中，η型摻雜劑可為磷或砷。
[0055]源極區域包括η型源極,例如，η型源極430,并且漏極區域包括η型漏極,例如，η型漏極435。在η型源極和η型漏極之間形成η通道。柵極區域包括柵極，例如，柵極440，其為多晶娃的P型柵極。在一些實施方式中，柵極可摻雜有η型摻雜劑,并且然后摻雜有P型摻雜劑，以形成P型柵極。該柵極摻雜有P型摻雜劑，以增大反向摻雜柵極器件的閾值電壓。
[0056]反向摻雜柵極器件為具有陽極(例如，陽極445)和陰極(例如，陰極450)的晶體管
二極管。η型漏極和ρ型柵極限定陽極。電連接至ρ襯底的ρ型區域(例如，ρ型區域455)耦合至地面。同樣，包括η型源極的源極區域限定陰極。如果陽極到陰極電壓高于某個閾值，那么形成η通道，并且電流從η型漏極流入η型源極。
[0057]—個或多個反向摻雜柵極器件(例如，反向摻雜柵極器件202)由高電壓生成中間電壓，以便為非易失性存儲器建立高電壓開關和分布網絡。反向摻雜柵極器件202還減少了集成電路襯底上的器件的數量，從而節省硅區域。而且，在制造期間，所生成的中間電壓已經提高了精確度，作為在工藝變化上穩定的帶隙電壓。
[0058]在上述討論中，術語“功率傳送通信”表示通過將功率從一個節點或裝置傳送到另一個節點或裝置，在兩個節點或裝置之間進行通信。
[0059]在上述討論中，術語“耦接或連接”表示在連接的裝置之間進行的直接電連接或者通過中間裝置進行的間接連接。
[0060]上述描述提出了多個具體細節，以表達徹底理解本公開的實施方式。然而，對于本領域的技術人員，沒有這些具體細節，顯然也可實踐本公開的實施方式。未詳細描述一些眾所周知的特征，以免本公開晦澀難懂。根據以上教導內容，能夠具有其他變化和實施方式，因此，其目的在于，本公開的范圍并不受到該【具體實施方式】的限制。
【權利要求】
1.一種非易失性存儲器，包括: 多個存儲單元，在集成電路襯底內； 高電壓節點，與所述多個存儲單元進行功率傳送通信； 中間電壓節點，與所述多個存儲單元進行功率傳送通信；以及 反向摻雜柵極器件，耦接在所述集成電路襯底內，在所述高電壓節點和所述中間電壓節點之間進行功率傳送通信。
2.根據權利要求1所述的非易失性存儲器，其中，所述反向摻雜柵極器件包括金屬氧化物半導體場效應晶體管(MOSFET)。
3.根據權利要求2所述的非易失性存儲器，其中，所述MOSFET的特征在于具有比常規MOSFET的閾值電壓更高的大約1.08伏特的閾值電壓。
4.根據權利要求2所述的非易失性存儲器，其中，所述MOSFET包括具有η+摻雜的柵極的P型金屬氧化物半導體(PMOS)晶體管。
5.根據權利要求2所述的非易失性存儲器，其中，所述MOSFET包括具有p+摻雜的柵極的η型金屬氧化物半導體(NMOS)型晶體管。
6.根據權利要求1所述的非易失性存儲器，其中，所述反向摻雜柵極器件包括在中間電壓發生器內，所述中間電壓發生器以中間電壓將電功率提供給所述中間電壓節點。
7.根據權利要求6所述的非易失性存儲器，進一步包括 電荷泵，耦接至所述中間 電壓發生器，在所述高電壓節點處生成高電壓。
8.根據權利要求1所述的非易失性存儲器，進一步包括: 多個可尋址開關，所述多個可尋址開關中的每個可尋址開關連接在所述多個存儲單元中的不同存儲單元和所述高電壓和所述中間電壓節點之間。
9.一種非易失性存儲器，包括: 多個存儲單元，在集成電路襯底內； 高電壓節點，與所述多個存儲單元進行功率傳送通信； 中間電壓節點，與所述多個存儲單元進行功率傳送通信；以及 多個反向摻雜柵極器件，串聯耦接，在所述高電壓節點和所述中間電壓節點之間進行功率傳送通信。
10.根據權利要求9所述的非易失性存儲器，進一步包括 開關，跨接在所述多個反向摻雜柵極器件中的一個或多個上進行可控短路連接。
11.根據權利要求9所述的非易失性存儲器，其中，至少所述多個反向摻雜柵極器件中的第一個包含在第一中間電壓發生器內，并且至少所述多個反向摻雜柵極器件中的第二個包含在第二中間電壓發生器內。
12.根據權利要求11所述的非易失性存儲器，進一步包括 第一開關，在所述第一中間電壓發生器內跨接在所述多個反向摻雜柵極器件中的一個或多個上進行可控短路連接，以及第二開關，在所述第二中間電壓發生器內跨接在所述多個反向摻雜柵極器件中的一個或多個上進行可控短路連接。
13.—種控制非易失性存儲器的方法，所述方法包括: 通過集成電路襯底內的第一反向摻雜柵極器件，將所述非易失性存儲器內的高電壓節點耦接到所述非易失性存儲器內的中間電壓節點；通過多個可尋址開關，將所述高電壓節點和所述中間電壓節點耦接到多個存儲單元，所述多個可尋址開關中的每個可尋址開關與所述多個存儲單元中的一個不同存儲單元相關聯，在未激活時，所述多個可尋址開關中的每個可尋址開關將所述中間電壓節點耦接到相關聯的存儲單元；以及 將地址施加到所述多個可尋址開關，所述地址激活所述多個可尋址開關中的一個可尋址開關，從而促使可所述可尋址開關將所述高電壓節點耦接至相關聯的存儲單元。
14.根據權利要求13所述的方法，進一步包括: 在所述高電壓節點生成高電壓。
15.根據權利要求14所述的方法，進一步包括: 如果所述地址激活所述可尋址開關，那么通過所述高電壓節點將高電壓提供給所述可尋址開關的所述相關聯的存儲單元。
16.根據權利要求15所述的方法，進一步包括: 在所述中間電壓節點生成中間電壓。
17.根據權利要求16所述的方法，進一步包括: 如果所述地址未激活所述可尋址開關，那么通過所述中間電壓節點將中間電壓提供給所述可尋址開關的所述相關聯的存儲單元。
18.根據權利要求17所述的方法，其中，通過電荷泵生成所述高電壓。
19.根據權利要求18所述的方法，其中，通過第一中間電壓發生器生成所述中間電壓。
20.根據權利要求19所述的方法，其中，在第一中間電壓發生器內，所述第一反向摻雜柵極器件包括金屬氧化物半導體場效應晶體管(MOSFET)，所述金屬氧化物半導體場效應晶體管的特征在于具有比常規MOSFET的閾值電壓更高的大約1.08伏特的閾值電壓。
21.根據權利要求20所述的方法，其中，所述MOSFET包括具有η+摻雜的柵極的P型金屬氧化物半導體(PMOS)晶體管。
22.根據權利要求20所述的方法，其中，所述MOSFET包括具有p+摻雜的柵極的η型金屬氧化物半導體(NMOS)型晶體管。
23.根據權利要求20所述的方法，其中，所述第一中間電壓發生器包括與所述第一反向摻雜柵極器件串聯的一個或多個反向摻雜柵極器件。
24.根據權利要求23所述的方法，進一步包括: 在所述高電壓節點和所述中間電壓節點之間耦接與所述第一中間電壓發生器串聯連接的一個或多個額外的中間電壓發生器。
【文檔編號】H01L21/8247GK103493141SQ201280019289
【公開日】2014年1月1日 申請日期:2012年2月15日 優先權日:2011年2月18日
【發明者】揚伊·L·翁, 特洛伊·N·吉利蘭 申請人:新思科技有限公司