高效絕緣體上硅光柵耦合器的制造方法
【專利摘要】半導體光模的有效光柵耦合器，包括錐形邊緣以耦合受不同波導厚度約束的諸波導模之間的光。光電路或激光器具有與具有光柵耦合器的波導段不同的高度(例如具有不同的垂直約束)的脊或帶波導段內的波導，光在電路外通過所述光柵耦合器。錐形邊緣可以非常低的損耗和背反射耦合兩個波導段之間的光。低損耗和最小背反射允許測試晶片水平上的光子器件電路，并通過光柵耦合器改善性能。
【專利說明】高效絕緣體上硅光柵耦合器
【技術領域】
[0001]本發明的實施例通常涉及計算設備的光學器件，更具體地涉及半導體激光器的光柵耦合器。
[0002]版權通知/許可
[0003]本專利文獻公開的部分可包含作為受版權保護的素材。版權所有者不反對任何人對出現在專利和商標局的專利文件或記錄中的專利文獻或專利公開的摹本復制，但無論如何保留對版權的所有權利。版權通知適用于下文和所附附圖中描述的所有數據，并適用于下面描述的任何軟件:版權L 2011，英特爾公司，版權所有。
【背景技術】
[0004]光學器件在計算系統中的使用有顯著的增長。正越來越多地使用半導體光子器件以滿足光學器件不斷增長的使用。半導體光子器件可通過已知的加工技術被整合到集成電路(IC)上。結果得到的光子器件IC(PIC)具有小的形狀因數并可被集成到電路中以用于遠程通信和數據通信、生物醫學設備、生物感測系統、游戲系統以及其它用途。
[0005]使用基于硅的光子器件(Si光子器件)是令人感興趣的，因為Si光子器件材料加工與標準CMOS (互補金屬氧化物半導體)制造技術和設備相兼容這一事實。硅工藝的普遍使用和知識允許使用當前技術設計和制造非常緊湊的Si光子器件設備。
[0006]然而，由于小波導模尺寸和伴隨的大光束發散性,高效率地將光耦合入和耦合出諸如絕緣體上硅(SOI)PIC之類的亞微米半導體器件是困難的。當前技術涉及使用通過周期性地蝕刻SOI波導形成的表面光柵耦合器(GC)，由此光可被耦合出平面PIC的平面。與需要單體化器件(例如管芯)的經拋光光學小面的邊緣耦合不同，GC的使用允許從晶片表面通向器件并因此允許晶片水平測試和表征，這對于高批量生產需求來說是必需的。
[0007]GC的主要缺陷在于，其耦合效率一般低于邊緣耦合方法的效率。GC在某些加工厚度下可具有比其它加工厚度更高的效率。例如，傳統GC設計當耦合至220nm的SOI平臺時具有相對高的效率，但該效率隨著SOI厚度的增加而迅速降低。假設SOI PIC的優選集成平臺基于400nm厚度，GC的耦合效率顯著降低。
[0008]另外，傳統GC設計由于耦合效率因SOI內深度蝕刻而增加通常具有高背反射的特征。當運作集成激光器時，背反射容易造成不穩定，同時造成測量設備光譜響應的不確定性。傳統地，當光在波導中傳播并到達GC區時，它通過GC的周期性結構變得散射。一些散射的功率如所期望那樣被引導出波導平面，而一些被向下散射進入襯底并損耗。
[0009]因此，如散射入襯底的功率確定的傳統耦合效率一般僅限于_3dB的最大值。然而，在諸如制造缺陷以及GC和耦合光纖之前的模失配之類的其它損耗方案中的因素確定一般導致通常小于_6dB的可獲得耦合效率。
【專利附圖】

【附圖說明】
[0010]以下描述包括對附圖的討論，這些附圖具有通過本發明的實施例的實現的示例的方式給出的例示。這些附圖應被理解成作為示例，而不是作為限制。如此處所使用的，對一個或多個“實施例”的引用應被理解成描述本發明的至少一個實現中所包括的特定特征、結構、或特性。因此，此處出現的諸如“在一個實施例中”或“在替換實施例中”之類的短語描述本發明的各種實施例和實現，并且不一定全部指代同一實施例。然而，它們也不一定是相互排他的。
[0011]圖1是與錐形的波導邊緣光學接口的光柵耦合器的實施例的立體圖。
[0012]圖2是光柵耦合器設計的實施例的框圖。
[0013]圖3A-3B示出光柵耦合器衍射效率的比較的實施例。
[0014]圖4A-4B分別示出制造出的周期性光柵耦合器和倒錐體設計的實施例。
[0015]圖5是具有傾斜覆層的光柵耦合器的實施例的框圖。
[0016]圖6是具有傾斜覆層的連續小面的光柵耦合器的實施例的框圖。
[0017]圖7是一晶片的測試系統的實施例的框圖，該晶片具有含集成的錐形邊緣和光柵耦合組件的光電路。
[0018]圖8是用于產生和測試具有集成的錐形邊緣和光柵耦合組件的光電路的過程的實施例的流程圖。
[0019]以下是對某些細節和實現的描述，包括對可描繪部分或全部下述實施例的附圖的描述，以及對此處呈現的發明概念的其它潛在實施例或實現的討論。以下提供了對本發明各實施例的概覽，隨后是參考附圖的更詳細的描述。
[0020]詳細描沭
[0021]如本文中給出的，高效光柵耦合器包括錐形邊緣以通過改變波導厚度在約束的波導模之間耦合光。光電路或激光器包括脊或帶波導段，該脊或帶波導段在有源區具有波導模，該波導模具有與光柵耦合器中的波導模不同的垂直約束。在(例如通過板條形波導段)接口于脊波導和光柵耦合器之間的脊波導段的端部包括錐形邊緣，并且該錐形邊緣在脊波導和光柵耦合器之間以非常低的損耗和低背反射耦合光。
[0022]電路工作中改進的耦合性能使更有效率的光芯片可供使用。另外，經改善的耦合性能提供允許在晶片內測試光電路的能力，這提高了對高批量制造的需求的滿足程度。在一個實施例中，最終光學電路包括基于混合式激光器的完全集成的發射機(FIT)、高速娃調制器以及氮化物倒錐形耦合器。
[0023]圖1是與錐形的波導邊緣光學接口的光柵耦合器的實施例的立體圖。電路100示出集成電路(Ι/c)的一部分。ι/c可以是使用光信號的數個器件的一部分，例如光發射機和/或接收機、光處理元件、電-光或光-電轉換電路或其它器件。類似于前面提到的，這些光信號器件可包括用于遠程電信和/或數據通信、生物醫療設備、生物感測系統、環境傳感器、游戲系統或其它領域的器件。
[0024]如圖所示，電路100包括脊波導110，該脊波導110可通過板條形波導140連接至光柵耦合器120。脊波導110包括錐形體130，該錐形體130也被稱為“倒錐體”。簡單起見，一般對其稱謂為錐形體或錐形邊緣，但要理解“倒錐體”也可被用來描述在脊波導110本體和光柵耦合器120之間的錐形端部。
[0025]脊波導110也被稱為“帶”波導，并通常被定義為具有垂直邊緣和高于半導體襯底或板條的表面的頂表面的一部分材料。脊波導110具有波導模，其中提供適當的偏置和信號以使電路100發送和/或接收光信號。將會理解，波導模是當電路100被正確地偏置時在電路100的有源區內被激活的區域。為描述方便起見，簡單地將電路100描述為具有波導，而不一定明確地指電路的有源區。脊波導110中的波導模將存在并沿平行于半導體襯底的方向傳遞光信號，這種傳遞受脊波導110的約束。
[0026]垂直邊緣通常約束波導模并使光子沿脊波導110的縱長軸的波導模移動。脊波導110的頂表面一般沿垂直方向約束波導模。脊波導Iio的頂表面相對于其集成在上面的半導體襯底的始端具有一厚度或高度。如前面提到的，硅激光器電路通常被設計成具有大約400納米的厚度。在一個實施例中，可使用除絕緣體上硅(SOI)外的半導體材料，并可使用不同的半導體材料(例如II1-V材料)，來加工波導。在某些實施例中，根據半導體材料類型和光電路的期望用途，可使用其它厚度。
[0027]光柵耦合器120是電路100的光柵區。光柵耦合器120的垂直結構垂直于光沿脊波導110(沿任一方向)行進的方向。將能觀察到，相比于僅在光柵區內蝕刻溝槽的傳統設計而言，這些結構在光柵區內從半導體襯底突起。因此，為了區別，可將傳統光柵設計稱為“溝槽”光柵耦合器，并將這里給出的結構或設計稱為“鰭”光柵耦合器。鰭在鰭的頂表面向上延伸與脊波導110相同或大致相同的高度。因此，它們在一個實施例中可以說是位于與脊波導相同的平面內。這些鰭可以此高度基本位于同一平面內，和/或襯底不一定要相等地對齊。
[0028]鰭通過一間距彼此周期性地間隔開。在一個實施例中，該間距大約等于鰭的高度。波導模將存在于電路loo的光柵I禹合器區內。同樣，波導模存在于有源區內，這將不會被特別指出。光柵耦合器區內的波導模上的垂直約束比脊波導110的垂直約束更嚴格。因此，光柵耦合器120內的波導模受與脊波導110的波導模的垂直厚度不同的垂直厚度約束。光柵耦合器和錐形體的使用對于至少10%或更大的垂直差是有效的。在一個實施例中，光柵耦合器120在200納米左右具有其最高效率，這比前面提到的脊波導110的400nm例子少大約50%。在一個實施例中，板條形波導140的厚度為大約200納米。
[0029]指示高度(或厚度或垂直約束)的主點是用于指出不同波導模厚度存在于脊波導110和光柵耦合器120之間。盡管這些例子在這里是參照具體的厚度描述的，然而它們應當理解為示例而非限定。
[0030]錐形體130包括在(或集成到或與其集成)脊波導110。盡管可被描述為單獨組件，然而要理解它可通過產生脊波導110的相同加工步驟來制造。由此，在一個實施例中，錐形體130可被認為是脊波導110的一部分。錐形體130使脊波導110的外垂直邊緣逐漸變細至較窄的結構。在一個實施例中，較窄部分是垂直邊緣收斂到點(或垂直線)的結構。逐漸變細沿光在波導中的傳播方向的水平軸線從脊波導“指向”光柵耦合器120。
[0031]錐形體130在脊波導110和光柵稱合器120之間聚集光或擴散光。光模的聚集可被認為是將較大的波導模向下“擠壓”至較小的波導模，或沿相反方向從較小的波導模擴散至較大的波導模。錐形體130可被認為功能類似于將光纖耦合在一起的透鏡組件。相比透鏡，錐形體130被直接集成到與波導相同的半導體襯底上，并交換管芯上的光信號。
[0032]在一個實施例中，電路100包括板條形波導140，該板條形波導140可位于或不位于脊波導110和光柵耦合器120之間，更準確地說，可位于或不位于錐形體130和光柵耦合器120之間。在一個實施例中，板條形波導140的厚度是在光柵耦合器120中提供波導模的垂直約束的結構。板條形波導140由襯底的某些區域定義，這些區域被去除以界定脊波導110和光柵稱合器120之間的光路。
[0033]光柵耦合器120結合錐形體130的使用實現更好的匹配，由此實現電路100更高效的性能。從較大至較小波導模或從較小至較大波導模的轉變可減少光模失配。另外，較高的效率省去了對產生具有拋光邊緣的單體化器件以測試電路100的功能和特征的需要。
[0034]圖2是光柵耦合器設計的實施例的框圖。電路200示出根據本文描述的任何實施例的光子器件電路的一個例子，例如圖1的電路100。電路200包括半導體塊210，它代表在其上集成有集成電路的任何塊材料或基底材料。半導體塊210包括在其上加工Ι/C的晶片材料。要理解，電路200中示出的各個特征不是按比例繪出的，而只是為了表征出現在本文所述的光子器件電路中的特征和功能。
[0035]半導體襯底220表示在半導體塊210上加工的半導體材料。可經由任何已知的加工技術在半導體塊210上處理襯底，包括沉積、生長、蝕刻或其它技術。在一個實施例中，半導體襯底220包括絕緣體上硅(SOI)。半導體襯底220包括以周期性地光柵連接的一連串或一系列的鰭。在一個實施例中，光柵部分通過錐形體連接至板條形波導，該錐形體使板條形波導接口至脊波導。
[0036]在電路200的有源區內，波導模被引入到半導體襯底220中，該半導體襯底220將光222從電路200的其它區域傳入到光柵區以射出覆層230的頂部(如圖所示用于光信號的傳輸)。光222從另一區域(未不出)通過半導體襯底220傳輸,而光224通過傳輸模中的光柵耦合器射出。根據前面描述的內容，半導體襯底220具有厚度242 (例如，?200nm)。光222來源于具有比厚度242更大的厚度244的區域(例如?400nm)。
[0037]盡管圖2中未示出，但要理解根據本文描述的內容，光222產生在較大厚度244的區域，并通過錐形邊緣聚集至厚度242。
[0038]在一個實施例中，除本文描述的錐形體和光柵耦合器之外，還使用埋入層212或深入層。深入層在電路200中通常表示為埋入層212，并可表示從雙SOI襯底至光柵耦合器區之下加工的埋入金屬反射器的任何結構。替代地，深入層可簡單地是底切的邊，它被用來去除埋入的絕緣體層以提高衍射效率。因此，在其上加工光柵耦合器的襯底可以是埋入層212或包括埋入層212。
[0039]要理解，使用錐形體和光柵耦合器的一個優勢在于它們能通過標準蝕刻技術來加工。替代地，可在襯底220上設置硅覆蓋層(例如使用Si沉積或c-Si外延)并隨后在其上界定光柵耦合器。通過這些實現，上層和襯底之間的幾何相似性提高，這可增進散射入上層中的功率。在光柵耦合器下面使用諸如金(Au)或鋁(Al)之類的金屬薄膜允許設備將光信號向上反射回到上層。在適當的相長干涉條件下，散射入上層的功率被增強。
[0040]本文描述的錐形體和光柵耦合器的使用不導致增加的加工復雜性，卻能在使用這些技術之一的情形下改善性能。
[0041]圖3A-3B示出光柵耦合器衍射效率的比較的實施例。這兩幅圖給出了因變于蝕刻深度、蝕刻寬度以及光柵周期的衍射效率(朝向上層)的圖表。從圖3A中在SOI上具有“溝槽”光柵耦合器的傳統電路以及圖3B中如本文所述的在SOI上具有“鰭”光柵耦合器和錐形邊緣的電路的模擬來繪出效率。在這兩幅圖中，假設頂部氧化物覆層為Iym厚，蝕刻寬度通過光柵周期歸一化，并且蝕刻深度通過400nm歸一化。[0042]在圖3A中，在表現出衍射效率強度310的最佳工作點，設備特征是大約_2.5dB的插入損耗(其中較暗的陰影表示增加的效率)。模擬表現出最大衍射效率為56%而相應的背反射為11%。
[0043]在圖3B中，在表現出衍射效率強度320的最佳工作點，設備特征是大約-1.9dB的插入損耗，這比已報導的具有嵌入到襯底中的金屬反射體的最佳光柵耦合器更好。模擬表現出76%的最大衍射效率，并且相應的非常低的背反射為0.4%。
[0044]低衍射效率和強背反射的問題的觀察顯示在波導區和光柵區之間存在大的模失配，這造成不合需的散射。因此，使用本文描述的錐形邊緣將輸入波導高度減小至大約200nm，這兩個區之間的模失配被很大程度地消除。
[0045]圖4A-4B分別示出制造出的周期性光柵耦合器和倒錐體設計的實施例。圖4A示出制造出的周期性光柵的一個例子。光柵402包括鰭410。與設置硅覆蓋層并隨后界定光柵區不同，具有鰭410的光柵402只需要若干平版印刷步驟來制造，并與慣常使用的制造工藝兼容。
[0046]圖4B示出在脊波導上制造的倒錐體結構的一個例子。電路404圖示為具有將脊波導連接至板條形波導430的錐形體420。錐形體420在脊波導的尺寸和光柵區波導的尺寸(例如分別為400nm和200nm)之間絕熱地傳遞垂直模尺寸。在一個實施例中，可通過僅兩個平版印刷掩模來設計這類結構。因此，在一個實施例中，可在200nm蝕刻的一個步驟中形成脊波導、倒錐體以及周期性光柵，并通過200nm蝕刻的一個附加步驟界定板條形波導以到達SOI系統中的埋入氧化物。
[0047]通過使用單模光纖(SMF)對制造出的結構進行測量以得到光柵耦合器性能。總耦合損耗(計算為衍射效率乘以SMF耦合效率)為3dB，而3dB帶寬是60nm，這非常相稱于來自模擬的預測。譜邊緣對比度是0.04dB并對應于后反射的_27dB。
[0048]圖5是具有傾斜覆層的光柵耦合器的實施例的框圖。電路500是光集成電路的一部分，并包括在其上集成光柵耦合器520、錐形體532和板條形波導534的半導體塊510。前面已經討論了光柵耦合器與倒錐體的使用，因此這些部件的詳細說明在這里不予以重復。
[0049]電路500也包括電路上的覆層542，以為光Ι/C提供光交換。在一個實施例中，覆層542傾斜以提供來自電路500的垂直光發射。一般地，如果覆層542如常見那樣是平坦的，則來自電路500的光發射可以不是垂直的。因此，覆層542圖示為具有小面550，所述小面550在垂直方向上向上并在水平方向上遠離光模在電路500中傳輸地傾斜。因此,光從錐形體532射入到光柵耦合器520中。小面550的最低高度高于錐形體532，并向上傾斜至在最遠離錐形體532的位置處的光柵區的端部。
[0050]在一個實施例中，小面550在垂直方向上向下(而不是在垂直方向上向上)傾斜。小面550是向上傾斜還是向下傾斜依賴于光柵I禹合器520的設計的發射方向。
[0051]覆層544示出了覆蓋電路500的其它覆層。小面550被直接設置在光柵耦合器520上方以沿垂直方向(即基本垂直于半導體塊510)引導射出的光。將會觀察到，單個小面550的高度要求高于7微米覆層。
[0052]圖6是具有傾斜覆層的連續小面的光柵耦合器的實施例的框圖。假設在7微米厚度下獲得均一質量覆層有困難，那么將如圖所示的多個小面用于電路600是合需的。
[0053]電路600包括半導體塊610，在其上可集成有光柵耦合器620、錐形體632以及板條形波導634。電路600的覆層如圖所示地被分割成若干個段642、644和646以露出多個小面650。覆層中的小面允許光的垂直發射，但高度要求低得多，大約在3微米。小面650在垂直方向上向上地傾斜并在水平方向上遠離沿光660的方向的錐形體632，以從電路600發射光。與前面針對圖5描述的內容相似，小面650可交替地在垂直方向上向下和在水平方向上遠離錐形體632地傾斜。
[0054]圖7是一晶片的測試系統的實施例的框圖，該晶片具有含集成的錐形邊緣和光柵耦合組件的光路。系統700示出晶片710，該晶片710包括至少一個光子器件集成電路(PIC) 712。要理解PIC 712對晶片710不是按比例繪出的。PIC 712包括光柵耦合器714，該光柵耦合器714從倒錐體接收聚集的光以使光射出PIC。
[0055]測試系統720表示可用來驗證PIC 712的功能的測試設備。測試系統720特別地能夠測試晶片中的PIC 712，而不是在測試電路前必須將各芯片從晶片710上分離，這可顯著節省加工/測試成本。測試系統720包括經由來自晶片710的光柵耦合器714測試PIC712的光學測試電路。
[0056]例如,PIC 712可自光柵稱合器714產生和發送測試信號,可測試該測試信號的方向和強度以及信號完整性。在一個實施例中，測試系統720包括與PIC 712接口的光纖，用以測試設備與光纖的耦合，就像能從實踐應用中的電路預期的那樣。測試交換722代表PIC712和測試系統720之間的光信號的任何交換。
[0057]圖8是用于產生和測試具有集成的錐形邊緣和光柵耦合組件的光路的過程的實施例的流程。此處示出的流程圖提供各種過程動作的序列的示例。盡管以特定順序或次序示出，但是這些動作的次序可被更改，除非另行指出。因此，所示實現應被理解成僅作為示例，并且該過程可按不同次序來執行，且一些動作可被并行執行。另外，在本發明的多種實施例中可省略一個或多個動作；因而，并不是每個實現都需要全部動作。其它過程流程是可能的。
[0058]在一個實施例中，埋入層或雙SOI層(DSOI)用于光柵耦合器效率。如果使用該層，則可能需要在襯底上加工光柵耦合器之前預備半導體襯底。不是在所有情形下都要制造附加層。如果使用附加層，則可加工半導體襯底以在光柵耦合器區的位置形成埋入層，802。埋入層可以是埋入的SOI層。埋入層可以是埋入的金屬反射體層。
[0059]在一個實施例中，將埋入的氧化物層從半導體襯底去除，這也能改善光柵耦合器的性能。因此，在一個實施例中，經由底切蝕刻(一般經由濕法蝕刻)將埋入的絕緣體層去除。
[0060]如本文描述的光子器件管芯的加工包括制造光學半導體襯底，804。可預制一些晶片以供光學管芯加工。通過在半導體襯底上加工脊或帶波導在預制的晶片上繼續管芯的加工，806。在一個實施例中，加工半導體襯底上的脊波導的部分包括在脊波導上加工“指向”光柵耦合器區的錐形邊緣，806。在一個實施例中，加工錐形邊緣是經由獨立的加工操作完成的。
[0061]通過在光柵耦合區內在半導體襯底上加工鰭式光柵耦合器而繼續光子器件管芯的加工，808。通過加工板條形波導繼續光子器件管芯的加工，810。板條形波導是通過蝕刻出其形狀而形成的，它將來自脊波導的光聚集到光柵區內。作為一個例子，考慮圖1的立體圖，它示出了由通過從脊波導周圍和脊波導朝向光柵區之間去除襯底材料形成的結構界定的襯底中的有源區。光子器件管芯的產生可通過在光子器件管芯上加工覆層而完工，812。在一個實施例中，測試是通過執行晶片上的光子器件管芯的加工的組織來實現的，并且測試是在晶片上完成的，814。在一個實施例中，在光子器件管芯上加工覆層可包括在光柵區之上的覆層內加工一個或多個傾斜的小面。
[0062]本文描述了若各操作或功能，它們可被描述或定義為軟件代碼、指令、配置和/或數據。內容可以是可直接執行的(“對象”或“可執行”形式)、源代碼、或差異代碼(“ Δ ”或“補丁”代碼)。本文描述的實施例的軟件內容可經由其上存儲有內容的產品來提供，或經由運作通信接口以藉由通信接口發送數據的方法來提供。機器可讀介質或計算機可讀介質可使機器執行所述的功能或操作，并包括以可由機器(例如計算設備、電子系統或其它設備)訪問的形式提供(即存儲和/或發送)信息(例如經由可記錄/不可記錄存儲介質(例如只讀存儲器(ROM、隨機存取存儲器(RAM)、磁盤存儲介質、光存儲介質、閃存存儲器設備或其它存儲介質))或經由傳輸介質(例如光、數字、電、聲音信號或其它傳播信號))的任何方案。通信接口包括與任一有線、無線、光或其它介質中的任何一種接口以與另一設備通信的任何方案，該另一設備例如是存儲器總線接口、處理器總線接口、因特網連接、盤控制器。通信接口可通過提供配置參數和/或發送信號來配置，以預備通信接口提供描述軟件內容的數據信號。
[0063]本文描述的各個組件可以是執行所述操作或功能的裝置。本文所述的每個組件包括軟件、硬件，或者軟件和硬件的組合。這些組件可被實現為軟件模塊、硬件模塊、專用硬件(例如，專用硬件、專用集成電路(ASIC)、數字信號處理器(DSP)等)、內置式控制器、硬接線電路等。
[0064]除了本文描述的，可對所披露的實施例及本發明的實現作出多種修正而不脫離其范圍。因此，本文中的示例和范例應當被解釋成解說性的，而非限制性的。本發明的范圍應當單獨參照后面的權利要求書予以界定。
【權利要求】
1.一種裝置，包括: 集成在半導體襯底上的脊波導，所述脊波導沿與所述半導體襯底的平面平行的方向具有第一波導模，所述第一波導模由所述脊波導的厚度垂直地約束； 集成在所述半導體襯底上的光柵耦合器，所述光柵耦合器具有周期性地間隔設置在與所述脊波導相同平面內的多個垂直鰭，每個垂直鰭基本垂直于所述第一波導模的方向，所述光柵耦合器沿與所述半導體襯底的平面平行的方向具有第二波導模，所述第二波導模受比所述脊波導的厚度小至少百分之十的第二厚度垂直地約束；以及 使所述脊波導朝向所述光柵耦合器逐漸變細的錐形邊緣，所述錐形邊緣將來自所述第一波導模的光聚集至所述第二波導模。
2.如權利要求1所述的裝置，其特征在于，所述半導體襯底包括絕緣體上硅(SOI)。
3.如權利要求2所述的裝置，其特征在于，所述光柵耦合器具有經由底切蝕刻去除的埋入絕緣體。
4.如權利要求1所述的裝置，其特征在于，所述脊波導的厚度為大約400納米，而所述第二厚度是在所述錐形邊緣和所述光柵耦合器之間的板條形波導的大約200納米的厚度。
5.如權利要求1所述的裝置，其特征在于，所述半導體襯底包括雙SOI。
6.如權利要求5所述的裝置，其特征在于，所述光柵耦合器具有經由底切蝕刻去除的埋入絕緣體。
7.如權利要求1所述的裝置，其特征在于，所述半導體襯底包括埋入的金屬反射體。
8.如權利要求1所述的裝置，其特征在于，還包括: 垂直方向上位于所述光柵耦合器上方的傾斜覆層，所述傾斜覆層具有在垂直方向上向上并在水平方向上沿所述第一波導模的方向遠離所述錐形邊緣傾斜的小面。
9.如權利要求7所述的裝置，其特征在于，所述傾斜覆層包括在垂直方向上向上并在水平方向上沿所述第一波導模的方向遠離所述錐形邊緣傾斜的多個連續小面。
10.如權利要求1所述的裝置，其特征在于，還包括: 垂直方向上位于所述光柵耦合器上方的傾斜覆層，所述傾斜覆層具有在垂直方向上向下并在水平方向上沿所述第一波導模的方向遠離所述錐形邊緣傾斜的小面。
11.如權利要求10所述的裝置，其特征在于，所述傾斜覆層包括在垂直方向上向下并在水平方向上沿所述第一波導模的方向遠離所述錐形邊緣傾斜的多個連續小面。
12.—種系統,包括: 包括光子器件集成電路的半導體管芯，其包括: 集成在半導體襯底上的脊波導，所述脊波導沿與所述半導體襯底的平面平行的方向具有第一波導模，所述第一波導模由所述脊波導的厚度垂直地約束； 集成在所述半導體襯底上的光柵耦合器，所述光柵耦合器具有周期性地間隔設置在與所述脊波導相同的平面內的多個垂直鰭，每個垂直鰭基本垂直于所述第一波導模的方向，所述光柵耦合器沿與所述半導體襯底的平面平行的方向具有第二波導模，所述第二波導模受比所述脊波導的厚度小至少百分之十的第二厚度垂直地約束；以及 使所述脊波導朝向所述光柵耦合器逐漸變細的錐形邊緣，所述錐形邊緣將來自所述第一波導模的光聚集至所述第二波導模；以及 光學測試電路，用于在所述管芯在晶片上的同時經由所述光柵耦合器測試光子器件集成電路。
13.如權利要求12所述的系統，其特征在于，所述半導體襯底包括絕緣體上硅(SOI)。
14.如權利要求12所述的系統，其特征在于，所述脊波導的厚度為大約400納米，而所述第二厚度是在所述錐形邊緣和所述光柵耦合器之間的板條形波導的大約200納米的厚度。
15.如權利要求12所述的系統，其特征在于，所述半導體襯底包括埋入的金屬反射體。
16.如權利要求12所述的系統，其特征在于，還包括:垂直方向上位于所述光柵耦合器之上的傾斜覆層，所述傾斜覆層具有傾斜的小面。
17.—種方法,包括: 在半導體襯底上集成脊波導，所述脊波導沿與所述半導體襯底的平面平行的方向具有第一波導模，所述第一波導模由所述脊波導的厚度垂直地約束； 在所述半導體襯底上集成光柵耦合器，包括在與所述脊波導相同的平面內形成周期性地間隔的多個垂直鰭，每個垂直鰭基本垂直于所述第一波導模的方向，所述光柵稱合器沿與所述半導體襯底的平面平行的方向具有第二波導模，所述第二波導模受比所述脊波導的厚度小至少百分之十的第二厚度垂直地約束；以及 集成錐形邊緣，所述錐形邊緣使所述脊波導朝向所述光柵耦合器逐漸變細，所述錐形邊緣將來自所述第一波導模的光聚集至所述第二波導模。
18.如權利要求17所述的方法，其特征在于，所述半導體襯底上集成所述光柵耦合器包括將所述光柵耦合器集成到SOI襯底上。`
19.如權利要求17所述的方法，其特征在于，還包括:集成垂直方向上位于所述光柵耦合器之上的傾斜覆層，所述傾斜被覆具有傾斜的小面。
20.如權利要求17所述的方法，其特征在于，還包括: 在所述半導體管芯在加工的晶片上時經由所述光柵耦合器測試所述光模。
【文檔編號】H01S5/10GK103688428SQ201280016341
【公開日】2014年3月26日 申請日期:2012年2月7日 優先權日:2011年3月30日
【發明者】那允中, 榮海生 申請人:英特爾公司