專利名稱：一種用于圓片級封裝應力測量的應力傳感器轉移方法
技術領域：
本發明涉及集成電路制造、封裝和測量技術領域，特別是涉及一種用于圓片級封裝應力測量的應力傳感器轉移方法。
背景技術：
集成電路的封裝工藝會在集成電路芯片中引入應力。由于硅等半導體材料載流子遷移率會隨應力變化，封裝應力對集成電路的性能會造成顯著影響。另外，封裝應力隨溫度變化而引起的材料疲勞是造成集成電路失效的重要原因。一般需要通過材料、封裝結構和工藝的優化降低封裝應力。利用硅的壓阻效應制備的應力傳感器是封裝應力測量的有力工具。壓阻式應力傳感器是利用硅的壓阻效應(也就是載流子遷移率會隨應力變化的效應)，通過測量應力導 致的電阻阻值變化來計算得到芯片表面的應力分布狀態。應力傳感器可以很好地應用于傳統的芯片級封裝的工藝優化與日常監控。所謂的芯片級封裝是指，待封裝的集成電路圓片首先切割成小尺寸的芯片，然后對切割后的芯片進行封裝。芯片級封裝是集成電路的傳統封裝方式。應力傳感器應用于芯片級封裝的一般使用方法為首先制作專用的測試芯片，測試芯片上制作應力傳感器，并且測試芯片尺寸與焊盤排布與待封裝芯片相同；采用待優化的封裝工藝對測試芯片進行封裝，測量測試芯片上應力傳感器在封裝前后的輸出變化就可以得到該封裝工藝引入的應力；優化封裝工藝并再次對測試芯片進行封裝并測量應力；重復上述步驟直至應力達到目標值。由于制作有應力傳感器的測試芯片僅用于工藝優化和監控，其使用量少。為了降低成本，一般采用廉價的加工工藝制作，其最小線寬和硅圓片尺寸均顯著不同于待封裝的集成電路芯片。例如，待封裝集成電路芯片的尺寸為IOmmX 10mm，采用最小線寬為O. 09微米的先進工藝制作在12英寸的硅圓片上，而應力傳感器則可以采用最小線寬為I微米的廉價工藝在4英寸的娃圓片上制作，只要保證應力傳感器的芯片尺寸為IOmmX IOmm,且厚度及壓焊塊排布與待測集成電路芯片相同，就可以保證應力測量結果的準確性。隨著集成電路封裝技術的發展，圓片級封裝(Wafer Level Package)逐漸普及。所謂的圓片級封裝是指，對未切割的集成電路圓片進行封裝，然后再切割成小芯片的封裝工藝。現有的應力傳感器技術難以廣泛用于圓片級封裝的工藝驗證和監控。如果采用現有的應力傳感器技術進行圓片級封裝應力研究，則需要制作與待封裝集成電路硅圓片相同尺寸的測試圓片，并在測試圓片上制作應力傳感器。也就是說，進行8英寸圓片的圓片級封裝驗證時，需要制作8英寸的測試圓片，而進行12英寸圓片的圓片級封裝驗證時，需要制作12英寸的測試圓片。8英寸或12英寸集成電路工藝線的加工成本高，由于測試圓片用量少，其研制成本高。高昂的研制成本限制了應力傳感器在圓片級封裝中的應用。

發明內容
本發明所要解決的技術問題是提供一種用于圓片級封裝應力測量的應力傳感器轉移方法，可降低加工成本。本發明解決其技術問題所采用的技術方案是提供一種用于圓片級封裝應力測量的應力傳感器轉移方法，包括以下步驟(I)SOI硅片的頂層硅上制作應力 傳感器；(2)利用有機膠膜將應力傳感器面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上;(3)腐蝕去除應力傳感器襯底硅，將應力傳感器芯片單元轉移到測試圓片上。所述步驟(I)還包括以下子步驟(11)通過反應離子刻蝕技術在頂層硅刻蝕，并在頂層硅上制成應力傳感單元；(12)通過光刻腐蝕工藝在埋層二氧化硅上制作出引線窗口 ；(13)通過濺射的方式沉積一層薄膜層并采用光刻加工工藝和腐蝕技術形成金屬引線。所述步驟(2)中有機膠膜采用機械旋轉涂膠或者干膜貼合的方法制作在應力傳感器硅片上，所述有機膠膜的厚度小于10微米。所述步驟(2)中應力傳感器芯片采用芯片到圓片鍵合的方法面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上。所述步驟(3)中采用干法腐蝕工藝去除應力傳感器的襯底硅，其中，對集成電路鈍化層和金屬層的腐蝕速率遠低于對硅的腐蝕速率。所述有機膠膜為BCB膠、聚酰亞胺膠膜、PerMX干膜。有益效果由于采用了上述的技術方案，本發明與現有技術相比，具有以下的優點和積極效果本發明將應力傳感器在小尺寸硅圓片上制作，小尺寸硅圓片的加工成本顯著低于大尺寸硅圓片，并且一片傳感器圓片上切割出的芯片可以滿足多個測試圓片的用量，使用成本遠低于直接制作大尺寸測試圓片。該技術不僅可用于圓片級封裝工藝的研究，還可用于圓片級封裝的日常應力監控。


圖I是本發明中應力傳感器的剖面圖；圖2是本發明中應力傳感器的俯視圖；圖3是本發明中應力傳感器旋涂有機薄膜后的示意圖；圖4是本發明中應力傳感器倒裝到硅圓片上的示意圖；圖5是本發明中去除應力傳感器襯底硅后的示意圖；圖6是本發明中器件減薄后的示意圖；圖7是待封裝硅圓片剖面示意圖；圖8是圓片級封裝剖面結構示意圖；圖9是測試圓片封裝后的剖面結構示意圖；圖10是去除測試點壓焊塊后待封裝硅圓片剖面示意圖11是在測試點轉移制作應力傳感器后的剖面示意圖；圖12是完成封裝后的剖面結構示意圖。
具體實施例方式下面結合具體實施例，進一步闡述本發明。應理解，這些實施例僅用于說明本發明而不用于限制本發明的范圍。此外應理解，在閱讀了本發明講授的內容之后，本領域技術人員可以對本發明作各種改動或修改，這些等價形式同樣落于本申請所附權利要求書所限定的范圍。本發明的實施方式涉及一種用于圓片級封裝應力測量的應力傳感器轉移方法，包括以下步驟，首先制作專用的測試芯片，測試芯片上制作應力傳感器，并且測試芯片尺寸與焊盤排布與待封裝芯片相同；采用待優化的封裝工藝對測試芯片進行封裝，測量測試芯片上應力傳感器在封裝前后的輸出變化就可以得到該封裝工藝引入的應力；優化封裝工藝并再次對測試芯片進行封裝并測量應力；重復上述步驟直至應力達到目標值。
具體步驟如下(I) SOI硅片的頂層硅上制作應力傳感器；(2)利用有機膠膜將應力傳感器面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上；(3)腐蝕去除應力傳感器襯底硅，將應力傳感器芯片單元轉移到測試圓片上。也就是說，首先在SOI硅圓片上制備傳感器單元，并在傳感器單元上面旋涂或黏貼有機膠膜，將SOI硅圓片切割成芯片，芯片尺寸與待封裝圓片上芯片尺寸相同；采用倒裝焊機或貼片機等將傳感器芯片面對面貼裝在待測應力圓片上，根據有機膠膜鍵合條件選擇貼裝溫度、壓強和工藝時間。通過干法腐蝕方法去除頂層硅，僅在待測圓片保留了一薄層應力傳感器單元、埋層二氧化硅及金屬布線。如圖I所示，所述的應力傳感器I在制作在晶面的SOI硅片3的頂層硅上。所述的應力傳感器I制作是通過反應離子刻蝕技術將頂層硅3刻蝕出如圖2中所示的形狀并分別摻以濃度為1015/cm3-1019/cm3的硼和磷制作成的P型力敏電阻單元和N型力敏電阻單元。然后通過光刻、腐蝕工藝在埋層二氧化硅上制作出引線窗口 6。通過濺射的方式沉積一層金屬鋁(Al)薄膜層5并采用光刻加工工藝及鋁腐蝕技術來形成金屬引線。在埋層二氧化硅4上制作引線窗口 6的工藝不同于一般的應力傳感芯片制作工藝。所述的應力傳感器轉移方法中使用的有機膠膜2為Benzocyclobutene CB)膠膜、聚酰亞胺膠膜、PerMX干膜等，采用機械旋轉涂膠或者干膜貼合的方法制作在應力傳感器硅片上，并劃成單個應力傳感器芯片。為了精確地獲得硅圓片表面的應力情況，膠膜厚度一般應控制在10微米以內。所述的芯片到圓片鍵合工藝(Chip to Wafer bonding)采用倒裝焊機或貼片機進行加工。鍵合過程中所加的溫度和壓力根據選擇的有機膠膜確定，例如BCB膠膜的鍵合溫度為200°C _250°C，鍵合壓強4千帕-10千帕，鍵合時間為I個小時。所述刻蝕傳感器芯片底層硅的方法為干法腐蝕。選擇的干法腐蝕工藝對集成電路鈍化層和金屬層的腐蝕速率遠低于對硅的腐蝕速率，如二氟化氙氣相腐蝕等方法。由于在埋層二氧化硅上預先開出了引線窗口 6，腐蝕去除襯底硅后，鋁壓焊塊5就暴露出來了，而不需要再進行氧化層的光刻和腐蝕。為了滿足器件的小型化及封裝中的多層堆疊工藝，一般整個硅圓片在封裝前都需要進行減薄。首先通過六氟化硫深反應離子刻蝕技術將SOI硅片O. 2微米厚的頂層硅刻蝕出島狀形貌并摻以1018/cm3硼和磷離子來制作力敏電阻單元，采用濺射技術沉積O. 7微米的金屬Al薄膜層并采用光刻技術及離子束刻蝕技術來制作金屬布線5。然后在制作好的傳感器圓片上旋涂O. 3微米的BCB薄膜2，形成如圖3所示的結構。切割成芯片后通過倒裝焊貼裝到測試圓片7上，工藝條件為加熱到230°C之間，加100克力來實現加壓，保持時間為I小時，形成如圖4所示的結構。通過二氟化氙氣相腐蝕方法去除頂層硅3。圖5為傳感器完成轉移后硅測試圓片待減薄前的示意圖，硅測試圓片減薄前的厚度為500微米。測試應力傳感器單元I的零點電壓輸出。在圓片減薄至100微米后(如圖6所示)，再測試傳感器的電壓輸出，通過比較兩個電壓信號可以計算出測試圓片在減薄工藝過程中產生的應力。該技術不僅可用于圓片級封裝工藝的優化，還可用于圓片級封裝的日常應力監控。在待封裝圓片表面預留測試芯片位置，或者通過選擇性腐蝕去除待封裝圓片測試位置處原有的壓焊塊。將應力傳感器通過上述轉移工藝轉移至測試位置。通過測量應力傳感器 在封裝前后應力的變化，就可以實現對圓片級封裝的日常應力監控。應力傳感器轉移方法可用于圓片級封裝工藝研究。待封裝的硅圓片如圖7所示。該圓片8通過有機膠膜11與蓋板12鍵合在一起，并通過硅通孔互連13和焊球10實現從背面的電學引出，制成的圓片級封裝結構如圖8所示。為了測量該封裝結構的應力，制作應力傳感器芯片，其壓焊塊排布與待封裝圓片上壓焊塊9排布相同的。在制作好的傳感器圓片上旋涂O. 3微米的BCB薄膜2，切割成芯片后通過倒裝焊貼裝到測試圓片7上。根據工藝測試與優化的需要確定應力傳感器的數量與位置。完成應力傳感器轉移后的測試圓片如圖9所示。采用探針臺測量應力傳感器的輸出。采用圖8所示的結構與工藝對測試圓片進行封裝，測量封裝后應力傳感器輸出。封裝前后應力傳感器輸出的差值就對應該圓片級封裝工藝引入的應力。應力傳感器轉移技術可用于圓片級封裝應力的日常監控。待封裝的硅圓片如圖7所示，該圓片通過有機膠膜11與蓋板12鍵合在一起，并通過硅通孔互連13和焊球14實現從背面的電學引出，制成的圓片級封裝結構如圖8所示。為了監控該封裝結構的應力，制作應力傳感器芯片，其壓焊塊排布與待封裝圓片上壓焊塊排布相同的。在制作好的傳感器圓片上旋涂O. 3微米的BCB薄膜，并切割成傳感器芯片。在待封裝圓片上根據監控需要選擇測試點，通過選擇性腐蝕去除測試點位置的壓焊塊，如圖10所示。通過倒裝焊將傳感器芯片貼裝到待封裝圓片測試點上。完成應力傳感器轉移后的測試圓片如圖11所示。采用探針臺測量應力傳感器的輸出。對待封裝圓片進行封裝，制成的結構如圖12所示。測量封裝后應力傳感器輸出。封裝前后應力傳感器輸出的差值就對應該圓片級封裝工藝引入的應力。不難發現，本發明將應力傳感器在小尺寸硅圓片上制作，小尺寸硅圓片的加工成本顯著低于大尺寸硅圓片，并且一片傳感器圓片上切割出的芯片可以滿足多個測試圓片的用量，使用成本遠低于直接制作大尺寸測試圓片。該技術不僅可用于圓片級封裝工藝的研究，還可用于圓片級封裝的日常應力監控。
權利要求
1.一種用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，包括以下步驟 (1)SOI娃片的頂層娃上制作應力傳感器； (2)利用有機膠膜將應力傳感器面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上； (3)腐蝕去除應力傳感器襯底硅，將應力傳感器芯片單元轉移到測試圓片上。
2.根據權利要求I所述的用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，所述步驟(I)還包括以下子步驟 (11)通過反應離子刻蝕技術在頂層硅刻蝕，并在頂層硅上制成應力傳感單元； (12)通過光刻腐蝕工藝在埋層二氧化硅上制作出引線窗口； (13)通過濺射的方式沉積一層薄膜層并采用光刻加工工藝和腐蝕技術形成金屬引線。
3.根據權利要求I所述的用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，所述步驟(2)中有機膠膜采用機械旋轉涂膠或者干膜貼合的方法制作在應力傳感器硅片上，所述有機膠膜的厚度小于10微米。
4.根據權利要求I所述的用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，所述步驟(2)中應力傳感器芯片采用芯片到圓片鍵合的方法面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上。
5.根據權利要求2所述的用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，所述步驟(3)中采用干法腐蝕工藝去除應力傳感器的襯底硅，其中，對集成電路鈍化層和金屬層的腐蝕速率遠低于對硅的腐蝕速率。
6.根據權利要求3所述的用于圓片級封裝應力測量的應力傳感器轉移方法，其特征在于，所述有機膠膜為BCB膠膜、聚酰亞胺膠膜、PerMX干膜。
全文摘要
本發明涉及一種用于圓片級封裝應力測量的應力傳感器轉移方法，包括以下步驟SOI硅片的頂層硅上制作應力傳感器；利用有機膠膜將應力傳感器面對面地貼裝到與待封裝圓片相同尺寸的測試圓片上；腐蝕去除應力傳感器襯底硅，將應力傳感器芯片單元轉移到測試圓片上。本發明將應力傳感器在小尺寸硅圓片上制作，小尺寸硅圓片的加工成本顯著低于大尺寸硅圓片，并且一片傳感器圓片上切割出的芯片可以滿足多個測試圓片的用量，使用成本遠低于直接制作大尺寸測試圓片。
文檔編號H01L21/66GK102800606SQ20121028854
公開日2012年11月28日 申請日期2012年8月14日 優先權日2012年8月14日
發明者楊恒, 豆傳國, 吳燕紅, 李昕欣, 王躍林 申請人:中國科學院上海微系統與信息技術研究所