一種應力傳感器及制作方法
【技術領域】
[0001] 本發明實施例涉及集成電路制造、封裝和測量技術領域，尤其涉及一種應力傳感 器及制作方法。
【背景技術】
[0002] 隨著集成電路封裝技術向小型化、高密度和三維封裝等方向的發展，封裝引起的 芯片應力問題日益突出，已成為器件失效的主要原因之一。因此，進行封裝應力的測試與分 析成為改進封裝工藝、提高器件可靠性的重要環節。在集成電路芯片上制作壓阻式應力傳 感器，可以實現封裝應力的非破壞性原位測量，測試結果能直接反映應力對載流子迀移率 的影響，并且測量設備比較簡單，是進行集成電路封裝應力測量的有力工具。
[0003] 應力是張量，有六個分量，分別是Txx、Tyy、TZZ、Txy、Txz和Tyz。傳統的壓阻式應 力傳感器是采用集成電路平面工藝在硅片上制作四個力敏電阻電阻，利用各電阻的變化實 現芯片上表面內應力分量Txx、Tyy和Txy的測量。但是，常規集成電路工藝難以實現垂直 方向的結構，因此難以實現對非芯片上表面內的應力分量Txz、Tyz和Tzz的測量。隨著三 維封裝技術的迅速發展，還需要能夠實現對非芯片上表面內應力分量進行測量的傳感器。

【發明內容】

[0004] 本發明提供一種應力傳感器及制作方法，以實現對非芯片上表面內應力分量進行 測量的傳感器。
[0005] 第一方面，本發明實施例提供了一種應力傳感器，所述應力傳感器包括：
[0006] 襯底，所述襯底具有第一凹槽；
[0007] 第一壓阻層，覆蓋所述第一凹槽內壁及部分襯底上表面，所述第一壓阻層通過第 一絕緣層與所述襯底隔離；
[0008] 第一傳遞層，填充滿所述第一凹槽，且具有兩個第三凹槽，所述兩個第三凹槽沿所 述第一凹槽槽長方向平行排列，所述第一傳遞層通過第二絕緣層與所述第一壓阻層隔離；
[0009] 第一隔離層，填充滿所述第三凹槽，所述第一隔離層通過第三絕緣層與所述第一 傳遞層隔離；
[0010] 第一電極對，第二電極對，位于襯底上表面的所述第一壓阻層上，所述第一電極對 位于第一凹槽槽長延長線上，所述第二電極對位于所述第一凹槽槽寬延長線上。
[0011] 第二方面，本發明實施例還提供了一種應力傳感器制作方法，該方法包括：
[0012] 在襯底內刻蝕形成第一凹槽；
[0013] 在所述第一凹槽內壁以及部分襯底上表面形成第一壓阻層，所述第一壓阻層通過 第一絕緣層與所述襯底隔離；
[0014] 在所述第一凹槽內形成第一傳遞層，所述第一傳遞層填充滿所述第一凹槽；
[0015] 在所述第一傳遞層內刻蝕形成兩個第三凹槽，所述兩個第三凹槽沿所述第一凹槽 槽長方向平行排列，所述第一傳遞層通過第二絕緣層與所述第一壓阻層隔離；
[0016] 在所述兩個第三凹槽內形成第一隔離層，所述第一隔離層填充滿所述第三凹槽， 所述第一隔離層通過第三絕緣層與所述第一傳遞層隔離；
[0017] 在所述襯底上表面的所述第一壓阻層上形成第一電極對，第二電極對，所述第一 電極對位于第一凹槽槽長延長線上，所述第二電極對位于所述第一凹槽槽寬延長線上。
[0018] 本發明通過在襯底上制作第一凹槽，并在第一凹槽內制作第一壓阻層，形成垂直 與襯底表面的應力傳感器，可實現對非芯片上表面內應力分量的測量，解決了常規集成電 路工藝難以實現垂直方向的結構，因此難以實現對非芯片上表面內的應力分量的測量問 題，實現了用于測量集成電路封裝工藝引起的非芯片內應力分量的測量。
【附圖說明】
[0019] 圖1為本發明實施例一提供的一種應力傳感器的俯視圖；
[0020] 圖2為本發明實施例一提供的應力傳感器沿圖1中AA'方向的剖面圖；
[0021] 圖3為本發明實施例一提供的應力傳感器沿圖1中BB'方向的剖面圖；；
[0022] 圖4為本發明實施例一提供的應力傳感器的電學結構示意圖；
[0023] 圖5a_圖5f是本發明實施例一提供的應力傳感器的制造方法各步驟對應結構的 剖面圖；
[0024] 圖6為本發明實施例二提供的一種應力傳感器的俯視圖；
[0025] 圖7為本發明實施例二提供的應力傳感器沿圖6中AA'方向的剖面圖；
[0026] 圖8a-圖8f是本發明實施例二提供的應力傳感器的制造方法各步驟對應結構的 剖面圖；
[0027] 圖9為本發明實施例三提供的一種應力傳感器的俯視圖；
[0028] 圖10a-圖10e是本發明實施例三提供的應力傳感器的制造方法各步驟對應結構 的剖面圖；
[0029] 圖11為本發明實施例四提供的一種應力傳感器的俯視圖；
[0030]圖12為本發明實施例提供的應力傳感器的結構剖面圖；
[0031] 圖13為本發明實施例提供的應力傳感器的結構剖面圖。
【具體實施方式】
[0032] 下面結合附圖和實施例對本發明作進一步的詳細說明。可以理解的是，此處所描 述的具體實施例僅僅用于解釋本發明，而非對本發明的限定。另外還需要說明的是，為了便 于描述，附圖中僅示出了與本發明相關的部分而非全部結構。將理解，雖然術語第一、第二 等在本文中可被用來描述各種結構、區域、層和/或部分，但這些結構、區域、層和/或部分 不應被這些術語限制。這些術語僅用來將一個結構、區域、層或部分與另一個結構、區域、層 或部分區分開。空間相對術語，例如"下方"、"下面"、"以下"、"上面"、"上方"等可在本文中 為了容易描述而用來描述圖中所示的一個結構層或特征與另一個（一些）結構層或特征的 關系。將理解，空間相對術語意在包含使用中或操作中的裝置的除圖中所描繪的方位之外 的不同方位。
[0033] 實施例一
[0034] 圖1為本發明實施例一提供的一種應力傳感器的俯視圖，圖2為本發明實施例一 提供的應力傳感器沿圖1中AA'方向的剖面圖，圖3為本發明實施例一提供的應力傳感器 沿圖1中BB'方向的剖面圖。如圖2所示，所述應力傳感器包括：襯底100,所述襯底具有第 一凹槽101 ;第一壓阻層102,覆蓋所述第一凹槽101內壁及部分襯底100上表面，所述第一 壓阻層102通過第一絕緣層103與所述襯底100隔離；第一傳遞層104,填充滿所述第一凹 槽101，且具有兩個第三凹槽105、106,所述兩個第三凹槽105、106沿所述第一凹槽101槽 長方向平行排列，所述第一傳遞層104通過第二絕緣層107與所述第一壓阻層102隔離；第 一隔離層108,填充滿所述第三凹槽105、106,所述第一隔離層108通過第三絕緣層109與 所述第一傳遞層104隔離；第一電極對110,第二電極對111，位于襯底上表面的所述第一壓 阻層102上，所述第一電極對110位于第一凹槽101槽長延長線上，所述第二電極對111位 于所述第一凹槽101槽寬延長線上。
[0035] 本發明實施例提供的應力傳感器，其中圖1-圖3中的第一壓阻層102為所述應力 傳感器的核心部件，用于利用壓阻效應測量芯片封裝時所受應力。圖1-圖3中的第一傳遞 層104和第一隔離層108用于填充結構以保證應力傳遞以及電極間的隔離。為了便于說 明，本發明實施例將所述應力傳感器的電學結構單獨繪出，如圖4所示。為描述方便，標定 圖1-圖4中所述第一凹槽槽長方向為X軸方向，所述第一凹槽槽寬方向為Y軸方向，第一 凹槽槽深方向為Z軸方向。本發明實施例提供的應力傳感器可用于測量芯片的Txz和Tzz應 力分量。
[0036] 下面詳細描述本發明實施例提供的應力傳感器的工作原理。在第二電極對111之 間施加電壓％時，則第一電極對110之間的電壓VT為應力分量Txz的函數，函數公式如下：
[0037]
【主權項】
1. 一種應力傳感器，其特征在于，包括： 襯底，所述襯底具有第一凹槽； 第一壓阻層，覆蓋所述第一凹槽內壁及部分襯底上表面，所述第一壓阻層通過第一絕 緣層與所述襯底隔離