專利名稱：用于制造貫穿襯底的微通道的方法
技術領域：
本發明涉及集成電路領域。更具體地，本發明涉及創建貫穿集成電路晶片的微通道。
背景技術：
電路越來越多地被集成到化學分析系統中。對于這些應用，需要從外部源提供液體到集成硅微電路傳感器。這種微電路可以組合電信號部件、傳感器部件和液體通道以向特定傳感器輸送流體以便測試和電子記錄或者注射樣本到微分析板中。有時期望數十、數百或者甚至數千的不同液體配方被輸送到這種微電路中。應用可以包括例如化學物質的分析、體液、DNA序列和核苷酸的分析以及其它醫療應用。另外，隨著集成電路繼續擴大，電路密度和功率密度増加。這就必須開發從集成電 路有效地去除熱的方式。一種這種方式是將微通道構建到集成電路中，通過該微通道可以泵送冷卻剤。當疊置多個芯片在多芯片模塊中時，可以期望從上部芯片到下部芯片運行信號。可以形成大的貫穿硅通孔以提供通道，通過該通道導線從上部芯片穿到下部芯片。形成微通道的ー個方法是使用激光鉆孔，其限制可以形成的微通道的數量，因為他們一次只能被鉆ー個。第二個方法是使用深反應離子蝕刻(DRIE)，其較耗時，特別是如果要形成大直徑的微通道。第三個方法是使用例如諸如四甲替氫氧化銨(TMAH)這樣的蝕刻劑的濕法蝕刻，通常形成具有高度傾斜(約55%坡度)側壁的微通道，這是由于沿著硅晶體平面的加速的蝕刻。第四個方法是使用噴砂，其不精確并且不如以上描述的清潔。通過ー些上述方法，同時形成不同大小的微通道可能有問題，因為蝕刻速率相對微通道大小的差。

發明內容
在隔離之前或者之后，但是在構建集成電路之前，深孔或者溝槽被蝕刻到半導體襯底晶片。通過形成包圍襯底的各個區域的溝槽，可以形成不同大小的微通道而不明顯改變蝕刻負載效應。用能夠承受用于構建晶體管的處理溫度和條件的材料填充這些孔或者溝槽，接著去除該材料以形成微通道。在完成集成電路處理之后，晶片的后側被薄化以露出孔或者溝槽的底部并且材料被去除以形成微通道。在大的微通道的情況下，當材料被從包圍襯底的一部分的溝槽去除時，襯底的被包圍部分也被去除以形成大的微通道開ロ。如果期望，則在從溝槽去除材料之前可以在晶片的后側上進行附加處理，以構建適用于與流體輸送系統或者用干與某個其它器件匹配的結構。


圖IA-圖IB是具有貫穿硅微通道的集成電路的截面圖。圖2A-圖2M說明根據實施方式的制造帶有大和小貫穿硅微通道的集成電路的步驟。
圖3A-圖3F說明根據實施方式的制造帶有不同大小的貫穿硅微通道的集成電路的步驟。圖4A-圖4C說明制造具有帶有與例如冷卻系統這樣的另ー個器件配對的錐形背側結構的貫穿襯底微通道的集成電路的步驟。圖5A-圖5C說明制造具有帶有與例如冷卻系統這樣的另ー個器件配對的背側結構的貫穿襯底微通道的集成電路的步驟。
具體實施例方式圖IA 1000示出耦合到傳感器1014、1016和1018的帶有貫穿襯底微通道1006的集成電路1004。微通道1006是在集成電路1004形成之前貫穿襯底1002形成的。傳感器1014、1016和1018可以作為集成電路的一部分制造或者可以之后附接到集成電路。流體或者氣體輸送系統1020還可以被附接到襯底1002以輸送流體或者氣體1008和1010穿過微通道1006到傳感器1014、1016和1018。傳感器可以檢測顔色、溫度、黏度、不透明性、密 度，或者可以測量例如流體中的ー些成分的濃度。在第二示例中，圖IB的帶有大的微通道1122的集成電路1100包含之上已經制造了集成電路1004的襯底1002。微通道1122提供導管，導線1124可以通過其穿過以提供從電路1004或者從集成電路1100上方的一些其它芯片到下方的芯片(未示出)的信號路徑。在此集成電路1100中的微通道1122是大的并且可以具有30um或者更大的直徑。微通道1100可以代替地用作通道，冷卻流體可以通過其流動以例如從集成電路1100去除熱量。圖2A到圖2M例示根據實施方式的通過可與形成小的微通道的處理時間使用深反應離子蝕刻DRIE在集成電路中同時形成大和小的微通道的方法。在此實施方式中，包圍襯底的一部分的溝槽限定大的微通道的直徑。之后在處理中，襯底的包圍部分被去除以打開大的微通道。圖2A示出形成在襯底2004上的光致抗蝕劑微通道圖案2010的截面圖2000。該圖案可以是在晶片上進行的第一步驟，或者可以在形成微通道圖案2010之前在晶片上生長氧化物。另選地，可以在形成微通道圖案2010之前在襯墊氧化物膜2006上沉積氮化物膜2008，例如，如圖2A所示。圖2B是圖2A中所示的集成電路2000的俯視圖。貫穿硅通孔(TSV)圖案2010形成具有小的溝槽寬度2012的大的溝槽2014TSV并且還形成小的TSV 2016。大的溝槽內部和圖案2018的部分的下方的襯底材料以后被去除以形成大的TSV。盡管在本實施方式中在隔離之前形成微通道，但是可以等同地在隔離值形成微通道。隔離可以是淺溝槽隔離(STI)或者L0C0S。如果在隔離之前形成微通道并且如果第一襯墊氧化物2006加上第一氮化物2008被使用，則可以剝離第一襯墊氧化物2006和氮化物2008膜并且可以在STI或者LOCOS之前形成第二襯墊氧化物加上第二氮化物，或者第一襯墊氧化物2006和氮化物2008可以用于形成STI或者LOCOS隔離。通過任意選項，在襯底表面上形成晶體管和其它器件之前形成微通道。在此實施方式中同時形成大的微通道2014和小的微通道2016。使用矩形形狀來例示大的微通道，用圓形形狀來例示小的微通道，但是還可以使用其它形狀。大的溝槽2012的寬度可以是5到50微米的數量級，而使用該溝槽形成的大的微通道2014的寬度可以在30微米到100微米或者更大的數量級。使用諸如深反應離子蝕刻這樣的蝕刻エ序，大的微通道溝槽2120和小的微通道2122被蝕刻到圖2C中的襯底2004中。由于蝕刻負載效應，包括被溝槽2120包圍的襯底2018整個大微通道開ロ 2014的蝕刻時間將明顯長于溝槽2120的蝕刻時間。通過蝕刻窄的矩形溝槽并且之后去除包圍的襯底形成大的微通道明顯減少蝕刻時間并且提高TSV蝕刻深度均勻性。在圖2D所示的優選實施方式中，在大的微通道溝槽2120和小的微通道2122的壁上沉積或者生長諸如氧化物或者氮化物或者氮氧化物這樣的電介質層2224。接著用諸如多晶硅這樣的承受包括溫度的集成電路制造條件的材料2226填充微通道開ロ，并且之后可以被去除而不損害完全形成的集成電路。盡管優選實施方式是用電介質加TSV村里并且用多晶硅填充TSV，但是TSV可以被蝕刻接著用諸如玻璃上旋涂例如HSQ或者SiLK的其它材料2226填充而不首先在TSV的側壁上形成電介質襯里。
圖2E示出在通過諸如回蝕或者CMP (化學-機械拋光)這樣的處理去除了過量的填充材料2226之后的經部分處理的集成電路2000。CMP是優選方法。圖2F和圖2G示出集成電路2000完成晶體管和互聯エ序以構建包括晶體管和互連件的電路結構2428之后俯視圖2400和截面圖2500。可以在形成電路結構2428之后形成微通道2120和2122，但是不是優選實施方式。除了蝕刻襯底，為了形成集成電路而在襯底的頂部上添加的全部臺階也必須被蝕刻。在構建了電路結構2428之后形成的溝槽的長寬比明顯大于電路結構2428之前形成的溝槽的長寬比。電路結構2428已經在大的微通道2120的邊界之外和小的微通道2122之外形成。在大的微通道2120的內部區域2018上不形成電路結構。該內部區域2018之后被去除以形成大的微通道2120開ロ。在圖2H中，使用粘接劑2630來將支架或者手柄晶片2632附接到集成電路2000。如圖2J所示，接著翻轉晶片并且通過研磨或者拋光或者通過蝕刻將襯底2004從后側薄化，以露出大的微通道溝槽2120和小的微通道2122的底部。優選方法是首先背部研磨接著拋光或者蝕刻掉在背部研磨期間形成的損害層。在圖2K中，溝槽填充材料2226被去除。去除溝槽填充材料釋放微通道2120的內部區域2018，造成其脫落。大的微通道2120與小的微通道2122—祥被打開。此方法避免了使用DRIE來蝕刻大的微通道的內部區域，明顯減少處理時間并且増加跨晶片溝槽深度均勻性。優選方法是使用多晶硅作為溝槽填充材料2226并且使用諸如四甲替氫氧化銨(TMAH)的濕法蝕刻來去除多晶硅。圖2L示出完成的微通道2120和2122的俯視圖。電路結構2428包圍微通道。在優選實施方式中，電介質村里2224包裹微通道的側壁。如果微通道被蝕刻接著用例如玻璃上旋涂HSQ、MSQ或者SiLK這樣的電介質材料填充，則在填充之前不必須在微溝槽側壁2120和2122上形成諸如2224這樣的電介質，并且在去除填充材料2226之后將沒有電介質保留在微溝槽側壁上。圖2M示出包括大的微通道2120和小的微通道2122的完成的集成電路2000的截面圖。可以通過用相同溝槽寬度的溝槽包圍不同形狀和面積的襯底同時形成不同大小的大的微通道。圖3A-圖3F例示同時形成不同大小的小的貫穿襯底微通道3004和3006的第二實施方式。可以形成帶有5um到約50um的范圍的開ロ的小的微通道。圖3A示出帶有不同形狀和大小的微通道開ロ 3012和3014的微通道光致抗蝕劑圖案3010的截面圖。在包含淺溝槽隔離(STI) 3005的襯底3004上形成的襯墊氧化物層3006的頂部形成微通道光致抗蝕劑圖案3010。如圖3A所示，在形成STI 3005之后和在沉積或者生長襯墊氧化物3006之后在襯底3004上形成微通道光致抗蝕劑圖案3010。優選方法是在爐子中生長襯墊氧化物到約IOnm的厚度。通過在形成淺的溝槽隔離(STI )3005之后形成微通道例示此實施方式。還可以在隔離之前形成微通道3012和3014，如先前實施方式例示的。還可以使用Locos隔離來例示本實施方式。圖3C示出如以上實施方式中描述的在微通道3012和3014被蝕刻，用電介質3116加襯里并且用諸如多晶硅這樣的溝槽填充材料3118填充之后的集成電路的截面圖3100。在通過回蝕或者CMP去除多晶硅過填充之后，構建集成電路3120。 圖3D的俯視圖3200示出微通道3012和3014周圍的不包含集成電路的排除區。如果微通道將用于流體，則排除區的大小可以依賴于流體輸送系統的附接要求改變，或者可以在集成電路處理期間或者之后在微通道3012和3014上方的集成電路的層內建立附加的通道。依賴于微通道如何使用以及附接哪種類型的器件，可以帶來其它排除區要求。圖3E示出晶片的后側被薄化以露出微通道3012和3014的底部之后的集成電路的截面圖3300。圖3F示出溝槽填充材料3118被去除以打開微通道3012和3014之后的集成電路的截面圖3400。如以前提到，可以使用諸如玻璃上旋涂(例如HSQ或者SiLK)這樣的其它犧牲性的溝槽填充材料3118而不是優選實施方式的多晶硅。在此情況下，電介質溝槽填充材料3118微通道村里3116可以被省略。在去除微通道填充材料之前在晶片的后側進行附加處理以促進宏觀環境和圍觀環境之間的接ロ可以是有利的。例如，改變微通道周圍的晶片的后側以適應流體輸送系統的附接要求、附接到另ー個集成電路或者附接到其它器件可以是有利的。圖4A-圖4C例示在晶片的后側上的微通道周圍形成錐形開ロ。如先前實施方式中描述的在完成晶片的后側薄化以露出微通道的底部之后，在晶片的后側形成圖案4010。晶片仍然被附接到手柄晶片4028。接著使用錐形蝕刻以形成圖4B所示的微通道的錐形部分示出4128。可以使用等離子體蝕刻進行蝕刻，以相同速率同時蝕刻硅4004、電介質4014和多晶硅4018。還可以使用濕法錐形蝕刻針對硅4004和多晶硅4018進行該蝕刻，隨后是電介質4014濕法或者干法蝕刻。具有約I: I的硅和電介質的蝕刻選擇性的等離子體蝕刻是優選實施方式。在錐形蝕刻和圖案去除之后，多晶硅4018被去除并且手柄晶片4028被去除。圖4C示出完成的帶有錐形后側開ロ 4128到微通道4224的的集成電路4200。圖5A-圖5C呈現后側處理以形成適應附接到流體輸送系統或者附接到一些其它器件的結構的另ー個示例。在圖5A中，在后側被薄化以露出微通道5024的底部之后，在晶片的后側上形成圖案 5010。
接著硅被蝕刻以形成圖5B所示的結構。如先前所述地可以使用等離子體蝕刻或者濕法蝕刻來蝕刻襯底。具有約1:1的硅和電介質的選擇性的等離子體蝕刻是優選實施方式，從而電介質5014也被去除。如圖5C所示，多晶硅5018接著被去除，并且手柄晶片5028被去除以形成完成的集成電路5200。在此示例實施方式中同時形成小的微通道5024和大的微通道5230。本領域技術人員將理解的是很多其它實施方式和變型也可能在要求保護的發明 的范圍內。具有在具有全部或者僅僅ー些這些特征或者步驟的示例實施方式的上下文中描述的ー個或者更多個特征或者步驟的不同組合的實施方式還g在在此被覆蓋。
權利要求
1.一種形成帶有微通道的集成電路的方法，所述方法包括 在所述集成電路上的光致抗蝕劑中形成微通道圖案，其中至少一個所述微通道圖案是包圍所述集成電路的一部分的溝槽圖案； 將所述溝槽蝕刻入所述集成電路的襯底； 將所述集成電路的所述襯底的后側薄化以露出所述溝槽的底部；以及 去除所述集成電路的所述部分以形成所述微通道。
2.根據權利要求I所述的方法，還包括在薄化所述后側之前，用溝槽填充材料填充所述溝槽；以及在薄化所述后側之后，去除所述溝槽填充材料。
3.根據權利要求I所述的方法，其中在形成所述微通道圖案之前所述集成電路被制造；以及在所述溝槽被蝕刻到所述襯底中之前所述溝槽被蝕刻貫穿形成所述集成電路的層。
4.根據權利要求I所述的方法，其中在所述微通道形成之后所述集成電路被制造。
5.一種形成帶有微通道的集成電路的方法，包括 在形成電路結構之前在所述集成電路的襯底上形成至少兩個微通道圖案；其中所述至少兩個微通道圖案中的至少一個是包圍所述襯底的一部分的溝槽圖案； 將所述溝槽蝕刻到所述襯底中； 用溝槽填充材料填充所述溝槽，所述溝槽填充材料能夠承受用于形成所述電路結構的處理條件； 去除所述溝槽填充材料的過填充； 在包含所述溝槽的所述襯底上形成電路結構； 將所述襯底的后側薄化以露出所述溝槽的底部；從所述溝槽去除所述材料；以及 去除所述襯底的所述部分。
6.根據權利要求5所述的方法，還包括在用所述溝槽填充材料填充所述溝槽之前在所述溝槽的側壁上形成電介質襯里。
7.根據權利要求6所述的方法，其中所述電介質層是氧化物、氮化物和氮氧化物中的至少一種，并且其中所述溝槽填充材料是多晶硅。
8.根據權利要求5所述的方法，其中所述襯底的所述被包圍部分的至少一個維度大于20微米。
9.根據權利要求5所述的方法，其中所述溝槽的深度是在15到50微米的范圍內，以及所述溝槽的寬度在5到50微米的范圍內。
10.一種形成帶有微通道的集成電路的方法，所述集成電路道具有在后側上用于耦合到另一器件的結構，所述方法包括 設置帶有部分處理的微通道的所述集成電路，其中所述襯底已經被薄化以露出所述部分處理的微通道的底部，以及其中填充所述微通道的材料未被去除；在所述襯底的后側上形成光致抗蝕劑圖案，其中所述光致抗蝕劑圖案開口包圍所述微通道中的至少一個； 蝕刻所述襯底的一部分和圍繞所述微通道的電介質以形成所述結構；以及 在蝕刻所述襯底的一部分之后，從所述微通道去除所述材料。
11.根據權利要求10所述的方法，其中所述另一個器件是流體輸送系統或者氣體輸送系統。
12.根據權利要求10所述的方法，其中所述結構具有傾斜的壁，以放大在所述襯底的所述后側上的所述微通道的部分。
13.根據權利要求10所述的方法，還包括 在所述集成電路上的光致抗蝕劑中形成微通道圖案，其中至少一個所述微通道圖案是包圍所述集成電路的一部分的溝槽圖案； 將所述溝槽蝕刻入所述集成電路的襯底； 將所述集成電路的所述襯底的后側薄化以露出所述溝槽的底部；以及 去除所述集成電路的所述部分以形成所述微通道。
14.根據權利要求10所述的方法，還包括 在形成電路結構之前在所述集成電路的襯底上形成至少兩個微通道圖案；其中，所述至少兩個微通道圖案中的至少一個是包圍所述襯底的一部分的溝槽圖案； 將所述溝槽蝕刻到所述襯底中； 用能夠承受用于形成所述電路結構的處理條件的溝槽填充材料填充所述溝槽； 去除所述溝槽填充材料的過填充； 在包含所述溝槽的所述襯底上形成電路結構； 將所述襯底的后側薄化以露出所述溝槽的底部； 從所述溝槽去除所述材料；以及 去除所述襯底的所述部分。
全文摘要
本發明公開一種在集成電路中形成大的微通道的方法，其通過在襯底內蝕刻被包圍的溝槽并隨后薄化后側以露出溝槽的底部并且去除被溝槽包圍的材料以形成大的微通道。同時形成大的和小的微通道的方法。在微通道周圍的襯底的后側形成結構以配合另一器件的方法。
文檔編號H01L23/48GK102844850SQ201180019071
公開日2012年12月26日 申請日期2011年4月15日 優先權日2010年4月15日
發明者S·M·雅各布森, B·N·伯吉斯 申請人:德克薩斯儀器股份有限公司