專利名稱：閃存器件及其制造方法
技術領域：
本發明涉及半導體器件，尤其涉及閃存器件及其制造方法。
技術背景一般地，閃存器是一種能使數據可電性重寫的PROM (可編程只讀存儲 器)。閃存器執行EPROM (可擦寫PROM)的程序輸入方法和EEPROM (電 可擦除PROM)的程序擦除方法。EPROM典型地因為每個存儲單元由一個晶 體管構成而具有小的單元面積。然而，EPROM具有的缺點在于通過UV射線 可以擦除數據。相反地，在EEPROM的情形下，僅可能電擦除數據;但EEPROM 因為存儲單元由兩個晶體管構成所以具有大的單元面積的缺點。而且，閃存器 與DRAM (動態隨機存儲器)和SRAM (靜態隨機存儲器)的不同之處在于 閃存器為非易失性存儲器，即使當電源意外地斷開時，其數據也不會丟失。 基于單元陣列架構，閃存器可分為單元在位線和接地之間并聯排列的或非(NOR)型結構，或者單元在位線和接地之間串聯排列的與非(NAND)型結 構。具有并聯結構的或非型閃存器由于在讀取操作時能夠進行高速隨機訪問所 以一般用于啟動手機。具有串聯結構的與非型閃存器具有低的讀取速度，但是 它具有高的寫入速度。在這方面，與非型閃存器更適合于數據存儲并還利于實 現小型化。基于單位單元結構，閃存器還可分為疊層柵型和分裂柵型。基于電 荷儲存層的類型，閃存器件可分為浮柵器件或硅-氧化物-氮化物-氧化物-硅(SONOS)器件。SONOS器件包括柵絕緣層，該層由硅氧化物薄膜-硅氮化物薄膜-硅氧化 物薄膜的ONO結構中的電荷儲存層組成。在該情形下，由于SONOS器件具 有在硅氮化物薄膜的深能級中捕獲的電荷，SONOS器件比浮柵器件具有更好
的可靠性。另外，SONOS器件能夠以較低的電壓電平進行編程和擦除操作。圖1所示為SONOS結構的截面圖。參照圖1，電荷儲存層18夾入在襯底 10和控制柵20之間。具有多層結構的多個電荷儲存層18包括依次層疊的隧 道氧化物薄膜18a、硅氮化物薄膜18b和阻擋氧化物薄膜18c。控制柵20形成 在多個電荷儲存層18上。另外，間隔子形(spacer-shaped)的絕緣薄膜22形 成在控制柵20的兩個側壁上。在該情形下，附圖標記10a和10b對應于源擴 散區和漏擴散區。在具有SONOS結構的閃存器件中，在用作電荷儲存層的硅氮化物薄膜中 形成有多個阱位置(trap site) 。 g卩，在阱位置中捕獲電子或空穴或去捕獲 (detrap)電子或空穴，從而在SONOS器件中閾值電壓發生改變，并從而執 行存儲操作。然而，當SONOS器件用于閃存器件中時，由于以下問題該SONOS 存在局限。由于保留在硅氮化物薄膜中的阱位置的密度較低，因此編程和擦除操作速 度較低，從而，難以獲得寬的存儲窗口。由于保留在硅氮化物薄膜中的阱位置 的窄能級，因此所捕獲的電子或空穴容易放電以致數據存儲能力變差。即使由 于在硅氮化物薄膜內具有低能級的阱位置中捕獲電子或空穴，由此SONOS器 件可由低電壓驅動，但是由于電子或空穴容易去捕獲所以該優點相反地導致數 據存儲能力差的缺點。發明內容實施方式涉及一種包括電荷儲存層的器件。這些電荷儲存層本身包括在硅 半導體襯底上形成的隧道氧化物薄膜；以及在隧道氧化物薄膜上形成的硅氮化 物薄膜，其中硅氮化物薄膜包括通過將元素周期表的14族元素其中至少之一 離子注入至硅氮化物薄膜中而形成的多個晶體。實施方式涉及一種方法，其包括(a)在硅半導體襯底上依次形成隧道氧 化物薄膜和硅氮化物薄膜；(b)將元素周期表的14族元素其中至少之一離子 注入至硅氮化物薄膜中；以及(c)通過對硅半導體襯底施加熱處理在硅氮化 物薄膜內形成包括14族元素其中至少之一的多個晶體。


圖1所示為具有SONOS結構的閃存器件的截面圖2所示為根據實施方式制造閃存器件的方法的截面圖； 圖3所示為根據實施方式制造閃存器件的方法的截面圖； 圖4所示為根據實施方式制造閃存器件的方法的截面圖；以及 圖5所示為根據實施方式制造閃存器件的方法的截面圖。
具體實施例方式
圖2所示為根據在此所述的實施方式制造閃存器件的方法的截面圖。 首先，如圖2中(a)所示，在硅半導體襯底100上形成的硅氧化物薄膜 的厚度在約15A和約40A之間，其中硅氧化物薄膜用作隧道氧化物薄膜180a。 在該情形下，硅氧化物薄膜180a可以是通過氧化襯底100形成的熱氧化膜， 或可以通過化學氣相沉積(CVD)或物理氣相沉積(PVD)沉積而形成的。在 形成隧道氧化物薄膜180a之后，通過CVD或者PVD形成硅氮化物薄膜180b， 其中硅氮化物薄膜180b形成的厚度在約50A和約250A之間。硅氮化物薄膜 180b用作電荷儲存層，其中在閃存器件的操作中捕獲或去捕獲電子或空穴。 一般地，隧道氧化物薄膜180a、硅氮化物薄膜180b和阻擋氧化物薄膜(利用 后續工藝形成的)組成SONOS結構。
SONOS結構的硅氮化物薄膜具有約5eV的能帶隙。另外，硅氮化物薄膜 內形成的針對電子或空穴的阱位置的能級具有距離硅氮化物的導帶或價帶約 leV的能隙。相應地，如上所述，當以與在相關技術SONOS結構中的相同方 法使用硅氮化物薄膜作為電荷儲存層時，阱位置中捕獲的電子或空穴容易放 電。然而，如以下詳細解釋，在根據在此所述的實施方式的閃存器件的情形下， 在用作電荷儲存層的硅氮化物薄膜內形成的阱位置具有比相關技術阱位置更 深的能級。
如圖2中(b)所示，將元素周期表中14族元素中除硅元素之外的元素離 子注入至硅氮化物薄膜180b內，例如，鍺Ge、錫Sn和鉛Pb。如果注入至硅 氮化物薄膜180b內的14族元素通過施加至襯底的熱處理而進行結晶，則在硅 氮化物薄膜180b內的多個微小晶體(minute crystal) 160形成為簇(cluster)。 熱處理的溫度有利地高于注入至硅氮化物薄膜180b內的14族元素的結晶溫
度。在硅氮化物薄膜180b中形成的微小晶體160可以是大約納米尺寸(換句 話說，在納米或幾十或幾百納米的量級；但是也可以形成較大的晶體)。另外， 微小晶體160可在硅氮化物薄膜180b內規則排列。微小晶體的尺寸為約lnm 和約900nm之間。微小晶體160的能帶隙可以包括在硅氮化物的能帶隙內。g口，微小晶體 160的導帶的能級低于硅氮化物的導帶的能級以及微小晶體160的價帶的能級 高于硅氮化物的價帶的能級。因此，微小晶體160的能帶隙可以小于硅氮化物 的能帶隙。例如，如果微小晶體包括鍺(Ge)，則GE的能帶隙約0.7eV并且 導帶和價帶存在于硅氮化物的能帶隙內。由于相關技術SONOS結構中用作電荷儲存層的硅氮化物中形成的阱位置 不規則，因此當操作閃存器件時存儲窗口不固定。相反地，根據在此所述的實 施方式，當包括微小晶體的硅氮化物薄膜用作SONOS器件的電荷儲存層時， 存儲窗口保持固定，從而改善器件的可靠性。接下來，如圖2中(c)所示，在硅氮化物薄膜180b上形成阻擋氧化物薄 膜180c，以及在阻擋氧化物薄膜180c上形成導電薄膜的多晶硅薄膜200。當 對導電薄膜200、阻擋氧化物薄膜180c、硅氮化物薄膜180b和隧道氧化物薄 膜180a依次進行蝕刻時，如圖2中(d)所示，完成SONOS結構，并且該SONOS 結構包括控制柵200a、阻擋氧化物薄膜180c、硅氮化物薄膜180b和隧道氧化 物薄膜180a。其后，經過通常的制造工序，在控制柵200a的兩個側壁上形成 間隔子(spacer)，以及在襯底的有源區中形成源擴散區和漏擴散區，其中源 擴散區和漏擴散區以預定的間距分開，從而完成閃存器件。圖3為根據在此所述的實施方式制造閃存器件的方法的截面圖。在圖3所示的方法中，以類似于如圖2中(a)和(b)所示的步驟，形 成隧道氧化物薄膜180a和硅氮化物薄膜180b (即，圖3中(a)所示的步驟) 以及在硅氮化物薄膜180b中形成多個微小晶體160 (即在圖3 (b)中所示的 步驟)。在圖3的方法中，硅氮化物薄膜180b以在約IOOA和約500A之間的 厚度沉積。然而，在圖3 (c)的步驟中，取代形成阻擋氧化物薄膜，在硅氮 化物薄膜180b上形成導電薄膜200。這里，硅氮化物薄膜180b在之前描述。 作為結果并且意欲，這種更厚的硅氮化物薄膜180b具有阻擋效應。因此，圖 3中(a) - (c)所示的閃存器件包括其中不具有阻擋氧化物薄膜的SONS結構。 其后，如圖3中(d)所示，對導電薄膜200、硅氮化物薄膜180b和隧道氧化 物薄膜180a依次蝕刻，從而形成控制柵200a。圖4為根據在此所述的實施方式制造閃存器件的方法的截面圖。 如圖4中(a)所示，在與以上參照圖2所述的相同條件下，在襯底100 上形成隧道氧化物薄膜180a和硅氮化物薄膜180b。隨后，在硅氮化物薄膜180b 上形成阻擋氧化物薄膜180c。阻擋氧化物薄膜180c可形成厚度以約30A和約 80A之間的厚度形成。其后，如圖4中(b)所示，將鍺(Ge)離子注入到硅 氮化物薄膜180b中。阻擋氧化物薄膜180c用于防止由于離子注入工藝而在硅 氮化物薄膜180b的表面中出現晶格缺陷(lattic defect) 。 S卩，根據圖2的次 序，將鍺(Ge)離子直接注入在硅氮化物薄膜180b上，從而硅氮化物薄膜180b 的表面可能受到損壞。然而，在圖4的次序中，阻擋氧化物薄膜180c防止硅 氮化物薄膜180b的表面受到損壞，從而改善器件的可靠性。其后，如圖4中(c)所示，在阻擋氧化物薄膜180c上可形成導電薄膜 200。隨后，如圖4中(d)所示，通過構圖而完成包括控制柵200a的SONOS 結構。圖5為根據在此所述的實施方式制造閃存器件的方法的截面圖。 根據這些附圖，在與參照圖3所述的相同條件下形成隧道氧化物薄膜180a 和硅氮化物薄膜180b。在將鍺(Ge)離子注入到硅氮化物薄膜180b中之前， 如圖5中(a)所示，在硅氮化物薄膜180b上額外地形成保護性氧化物薄膜 180d。保護性氧化物薄膜180d以約50A和約200A之間的厚度形成。如圖5 中(b)所示，在通過Ge離子注入工藝和熱處理在硅氮化物薄膜180b中形成 微小晶體160之后，去除保護性氧化物薄膜180d。隨后，如圖5中(c)所示， 在硅氮化物薄膜180b上形成導電薄膜200。硅氮化物薄膜180b的厚度為相關 技術SONOS結構的硅氮化物薄膜厚度的兩倍或以上。因此，硅氮化物薄膜 180b在沒有額外阻擋氧化物薄膜存在的情況下通過自身提供阻擋效應。其后， 如圖5中(d)所示，通過構圖完成包括控制柵200a的SONOS結構。顯然，對于本領域技術人員來說，在不偏離在此所述的實施方式的精神和 范圍內可進行各種改進和變型。例如，在參照圖4所述的結構情形下，在硅氮 化物薄膜上形成保護性氧化物薄膜并且在硅氮化物薄膜中形成微小晶體之后， 可去除保護性氧化物薄膜。另外，在通過去除保護性氧化物薄膜而暴露出的硅 氮化物薄膜上形成阻擋氧化物薄膜，從而完成SONOS結構。如上所述，閃存器件和制造該器件的方法，如在此所述，具有以下優點 由于在用作相關技術SONOS器件的電荷儲存層的硅氮化物薄膜中形成具 有比硅氮化物的能帶隙更小的能帶隙的微小晶體，因此使得形成穩定的阱位 置。阱密度和存儲窗口的改善提供了在編程和擦除操作期間的優勢。尤其地， 由于微小晶體和硅氮化物之間的能障差，在作為深阱的微小晶體中捕獲的電子 或空穴不容易從其去捕獲，從而改善器件的數據存儲特性。對于本領域的技術人員顯然可對所公開的實施方式進行各種改進和變型。 因此，所公開的實施方式意在覆蓋所有落入所附權利要求書和其等同物范圍內 的顯而易見的修改和變型。
權利要求
1.一種包括電荷儲存層的器件，包括在硅半導體襯底上形成的隧道氧化物薄膜；以及在所述隧道氧化物薄膜上形成的硅氮化物薄膜，其中所述硅氮化物薄膜包括通過將元素周期表的14族元素其中至少之一離子注入到硅氮化物薄膜中而形成的多個晶體。
2. 根據權利要求1所述的器件，其特征在于，進一步包括在所述硅半導 體襯底的有源區域中以固定間距形成的源擴散區和漏擴散區。
3. 根據權利要求1所述的器件，其特征在于，進一步包括在所述電荷儲 存層上形成的控制柵。
4. 根據權利要求1所述的器件，其特征在于，所述多個晶體的尺寸為約 lnm和約900nm之間。
5. 根據權利要求1所述的器件，其特征在于，所述多個晶體在所述硅氮 化物薄膜內規則排列。
6. 根據權利要求1所述的器件，其特征在于，所述電荷儲存層進一歩包 括在所述硅氮化物薄膜上形成的阻擋氧化物薄膜。
7. 根據權利要求1所述的器件，其特征在于，所述多個微小晶體中的能 帶隙小于硅氮化物中的能帶隙。
8. 根據權利要求6所述的器件，其特征在于，所述多個微小晶體中的能 帶隙小于硅氮化物中的能帶隙。
9. 根據權利要求1所述的器件，其特征在于，所述14族元素其中至少之 一包括鍺Ge。
10. 根據權利要求1所述的器件，其特征在于，所述14族元素其中至少 之一選自錫Sn和鉛Pb。
11. 根據權利要求1所述的器件，其特征在于，所述器件是閃存器件。
12. —種方法，包括在硅半導體襯底上依次形成隧道氧化物薄膜和硅氮化物薄膜；將元素周期表的14族元素其中至少之一離子注入到硅氮化物薄膜中；以及 通過對硅半導體襯底施加熱處理在所述硅氮化物薄膜內形成包括14族元 素其中至少之一的多個晶體。
13. 根據權利要求12所述的方法，其特征在于，包括 在包括所述多個晶體的所述硅氮化物上形成導電薄膜；以及 通過依次構圖所述導電薄膜、所述硅氮化物薄膜和所述隧道氧化物薄膜而形成多個電荷儲存層和控制柵。
14. 根據權利要求13所述的方法，其特征在于，包括在所述硅氮化物薄膜上形成阻擋氧化物薄膜，其中所述導電薄膜、阻擋氧 化物薄膜、硅氮化物薄膜和隧道氧化物薄膜依次構圖。
15. 根據權利要求13所述的方法，其特征在于，包括在離子注入歩驟之前在所述硅氮化物薄膜上形成保護性氧化物薄膜；以及 在形成所述導電薄膜之前去除所述保護性氧化物薄膜。
16. 根據權利要求15所述的方法，其特征在于，包括在形成所述導電薄 膜之前通過在去除所述保護性氧化物薄膜而暴露出的所述硅氮化物薄膜上形 成阻擋氧化物薄膜，其中所述導電薄膜、阻擋氧化物薄膜、硅氮化物薄膜和隧 道氧化物薄膜依次構圖。
17. 根據權利要求13所述的方法，其特征在于，包括在所述硅氮化物薄膜上形成阻擋氧化物薄膜，其中所述導電薄膜、阻擋氧化物薄膜、硅氮化物薄 膜和隧道氧化物薄膜依次構圖。
18. 根據權利要求13所述的方法，其特征在于，在所述硅氮化物薄膜中 形成的多個晶體中的能帶隙小于硅氮化物中的能帶隙。
19. 根據權利要求13所述的方法，其特征在于，注入至所述硅氮化物薄 膜中的14族元素其中至少之一包括鍺Ge。
20. 根據權利要求12所述的方法，其特征在于，所述多個晶體的尺寸為 約lnm和約900nm之間。
全文摘要
本發明涉及一種閃存器件及其制造方法，包括在硅半導體襯底的有源區域中以固定間距形成的源擴散區和漏擴散區，在襯底上形成的多層電荷儲存層，以及在電荷儲存層上形成的控制柵，其中該電荷儲存層包括在硅半導體襯底上形成的隧道氧化物薄膜，在隧道氧化物薄膜上形成的硅氮化物薄膜，以及硅氮化物薄膜包括通過將14族元素離子注入至硅氮化物薄膜中而形成的多個微小晶體。閃存器件保持SONOS器件的良好編程和擦除操作，并還改善阱密度和存儲窗口。由于微小晶體和硅氮化物之間的能障差，在作為深阱的微小晶體中捕獲的電子或空穴不容易從其去捕獲，從而改善器件的數據存儲性質。
文檔編號H01L29/51GK101132007SQ20071014614
公開日2008年2月27日 申請日期2007年8月23日 優先權日2006年8月23日
發明者鄭真孝 申請人:東部高科股份有限公司