專利名稱：可控式變容器的制作方法
技術領域：
本發明涉及一種集成電路裝置制程，特別是涉及一種用以改良CMP制程的空白基板圖案，包含于空白圖案內形成可調整式變容器，用于邏輯及混合信號應用。
背景技術：
于STI形成過程中，于STI結構形成時的上方STI氧化物的CMP通常造成STI結構上方部分相對于周圍基板的淺碟化或優先拋光。
此外，于邏輯及混合信號操作中，裝置元件(例如電阻器)形成于主動裝置區。先前技術已揭示形成空白區域于活性區域周圍，以避免于形成STI結構的CMP程序中的淺碟化效應，以及改良例如于閘電極蝕刻程序中的多晶硅均勻性。
先前技術中的問題是空白基板的形成不利地影響在主動區中形成的裝置的電氣效能(經由寄生偶合現象)。
因此，于半導體裝置集成電路制程中，有必要發展出一種形成空白基板的改良方法，以避免主動裝置效能降低。
因此，本發明的目的為提供一種形成空白基板的改良方法，以避免主動裝置效能降低，同時克服先前技術的其他缺失及缺點。
由此可見，上述現有的形成空白基板的方法在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決形成空白基板的方法存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般方法又沒有適切的方法能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種形成空白基板的改良方法，便成了當前業界急需改進的目標。
有鑒于上述現有的形成空白基板的方法存在的缺陷，本發明人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運用，積極加以研究創新，以期創設一種新的形成空白基板的方法，能夠改進一般現有的形成空白基板的方法，使其更具有實用性。經過不斷的研究、設計，并經反復試作樣品及改進后，終于創設出確具實用價值的本發明。
發明內容
本發明的目的在于，克服現有的形成空白基板的方法存在的缺陷，而提供一種用以改良CMP制程及改良與主動區電絕緣的空白區域變容器及其形成方法，所要解決的技術問題是使其能避免主動裝置效能降低，同時克服先前技術的其他缺失及缺點，從而更加適于實用。
本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種集成電路裝置，其包括一半導體基板，包括具有一第一極性的一第一井區；一淺溝渠絕緣(STI)結構，位于該基板中，以定義含有第一、第二及第三平臺區的相鄰平臺區；以及一第二井區，具有第二極性，位于具有該第二極性的該第一平臺下方，以形成一PN接面界面；其中具有該第一極性的該第二及第三平臺區是形成于相鄰該第一平臺區的每一側。
本發明的目的及解決其技術問題還采用以下技術措施來進一步實現。
前述的集成電路裝置，進一步包括用以運送電壓信號的電連接線，該電連接線是電連接于個別的第一、第二及第三平臺區，以形成一變容器。
前述的集成電路裝置，進一步包括用以供應第一極性電壓信號通過該第二及第三平臺區以及供應第二極性電壓至該第一平臺區的電連接線，從而調整含有該PN接面界面的空乏區。
前述的集成電路裝置，其中該第一井區是經N摻雜，該第二井區是經P摻雜。
前述的集成電路裝置，其中相較于在該PN接面界面的該第二井區，該第一平臺區的上方部分具有相對較高含量的P摻雜物。
前述的集成電路裝置，其中相較于該第一井區，該第二及第三平臺區具有相對較高含量的N摻雜物。
前述的集成電路裝置，其中該平臺區包含由金屬硅化物所形成的上方部分。
本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本發明提出的一種集成電路裝置，其包括一半導體基板，包括具有一第一極性的一第一井區；一淺溝渠絕緣(STI)結構，位于該基板中，以定義含有第一、第二及第三平臺區的相鄰平臺區；以及一第二井區，是具有第二極性，位于具有該第二極性的該第一平臺下方，以形成一PN接面界面；其中具有該第一極性的該第二及第三平臺區是形成于相鄰該第一平臺區的每一側；且其中具有用以運送電壓信號的電連接線，以連接于個別的第一、第二及第三平臺區，從而形成一變容器。
本發明的目的及解決其技術問題采用以下技術方案來實現的。依據本發明提出的一種形成集成電路裝置的方法，其包括下列步驟提供具有一空白區域的一半導體基板，該空白區域包含具有一第一極性的一第一井區；形成一淺溝渠絕緣(STI)結構于該空白區域中，以定義含有第一、第二及第三平臺區的相鄰平臺區；其中具有該第一極性的該第二及第三平臺區是形成于相鄰該第一平臺區的每一側；以及形成一第二井區，是具有第二極性，位于具有該第二極性的該第一平臺下方，以形成一PN接面界面。
前述的形成集成電路裝置的方法，一電連接線經形成，用以供應第一極性電壓信號通過該第二及第三平臺區以及供應第二極性電壓至該第一平臺區，以調整含有該PN接面界面的空乏區。
前述的形成集成電路裝置的方法，其中該第一井區是于STI結構形成的后根據一離子布植程序經N摻雜。
前述的形成集成電路裝置的方法，其中相較于該第二井區，該第一平臺區的上方部分是根據一離子布植程序摻雜，以具有相對較高含量的P摻雜物。
本發明與現有技術相比具有明顯的優點和有益效果。
借由上述技術方案，本發明可控式變容器至少具有下列優點能避免主動裝置效能降低，同時克服先前技術的其他缺失及缺點。
綜上所述，本發明特殊結構的可控式變容器，避免主動裝置效能降低，同時克服先前技術的其他缺失及缺點。其具有上述諸多的優點及實用價值，并在同類產品及方法中未見有類似的結構設計及方法公開發表或使用而確屬創新，其不論在產品結構或制造方法上皆有較大的改進，在技術上有較大的進步，并產生了好用及實用的效果，且較現有的可控式變容器具有增進的多項功效，從而更加適于實用，而具有產業的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發明的上述和其他目的、特征和優點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
圖1A-1D是在根據本發明一實施例的制造半導體的階段的具代表性的斷面圖。
圖2是包括本發明若干實施例的流程圖。
12基板 14A、14B淺溝渠絕緣結構15介電襯墊 16犧牲氧化物層18AN-井區 18BP-井區18CPN接面邊界線20A、20B及20C平臺區22圖案化的光阻層 24A金屬硅化物區24B金屬硅化物區24C金屬硅化物區28A、28B及28C接觸孔30A、30B及30C內連接線
32等效可變電阻電路PNPN接面區具體實施方式
為更進一步闡述本發明為達成預定發明目的所采取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的可控式變容器其具體實施方式
、結構、特征及其功效，詳細說明如后。
請參閱第圖1A，是顯示半導體基板12的空白區部分。舉例來說，基板12可包含(但不限于)硅、絕緣硅(SOI)、堆疊的SOI(SSOI)、堆疊的絕緣SiGe(S-SiGeOI)、SiGeOI及GeOI以及其組合。應理解可形成具有埋入式通道區的半導體基板。于一較佳實施例中，半導體基板是由較佳具有P型磊晶硅區域的硅所形成。
請再參閱圖1A，淺溝渠絕緣(STI)結構14A、14B是經由習知方法于半導體基板12的空白區域中形成，且可平行于含主動區域的主動裝置中的STI結構而形成。舉例來說，首先將墊氧化物層(未顯示)形成于基板12上，接著形成硬光罩氮化物層(未顯示)(例如氮化硅及/或氧基氮化硅)，接著形成用以蝕刻STI結構的圖案化的光阻層(未顯示)，接著進行干式(電漿)蝕刻程序以于半導體基板12中蝕刻出STI開口。接著以非導電材料，例如透過HDP-CVD、LPCVD或PECVD程序沉積的TEOS氧化物或其他氧化硅材料(稱為STI氧化物氧化物)，回填STI開口。于以氧化硅回填之前，可視情況以介電襯墊15(例如SiO2、SiN、SiON或其組合)填襯開口。接著可首先進行反相光罩法以回蝕(去除)部分過度沉積的STI氧化物，接著進行STI氧化物CMP程序，以終止于硬光罩層上。借著經由習知的濕式蝕刻法去除硬光罩層及墊氧化物層(例如針對硬光罩為H3PO4，且針對墊氧化物為HF)，接著于半導體基板12表面上成長犧牲氧化物層16。
請再參閱圖1A，接著進行習知的深N-井離子布植程序，以于基板12中形成N-井區18A(未顯示邊界)。舉例來說，經由形成圖案化的光阻層(未顯示)使晶圓制程表面被遮住，以于如所示含有基板12的整個空白區域部分的選擇性露出區域下方選擇性地于基板中形成N-井區。
請再參閱圖1B，于本發明的一重要態樣中，根據第二離子布植程序的一P-井區18B形成于平臺區20B下方，其是由形成于PN接面區(例如具有接近線18C分開N-井區18A及P-井區(反相井)18B的界面邊界)的每一側上的STI結構14A和14B所定義。舉例來說，圖案化的光阻層22經形成，以露出平臺區20B，且實質上覆蓋相鄰的STI結構14A和14B，以及相鄰的平臺區20A及20C。接著經由習知的離子布植程序布植習知的P型摻雜物，以形成具有接近線18C的較低邊界的P-井區18B。
于形成P-井區18B之后，較佳于本發明的重要態樣中，選擇性地(例如使用圖案化的光阻層)于平臺區20A及20C上方進行接續額外的N型離子布植程序(例如N+布植)，以及選擇性地于平臺區20B上方進行額外的P型離子布植(例如P+布植)，以于由STI結構14A和14B所定義的個別平臺區20A、20B及20C下方的區域中獲致所需的摻雜物含量。于離子布植之后，接著進行習知的置入(drive in)程序，例如快速熱退火(RTA)，以較佳定義摻雜區域。應可理解于含有邏輯及/或類比裝置的主動區域之中形成裝置的同時，可進行一或更多個別的離子布植程序。
應可理解板片電阻(Rsh)是存在于介于平臺區20A與20B之間的基板N-井區18A中。舉例來說，頃發現空白區域內的N-井Rsh成分具有寄生偶合效應，例如與相鄰的主動裝置區(未顯示)產生并聯電容及/或電阻，因而降低裝置效能。舉例來說，頃發現透過寄生偶合效應，此相鄰空白區域的N-井主動區域部分(例如18A)中的Rsh成分可轉移至較低串聯電阻值，例如將電阻器元件的有效串聯電阻轉移至較低數值達約100％。應可理解于主動區域中的相鄰的主動裝置可能具有與空白區域部分中實質上相同的結構，而沒有反相P-摻雜區18B，例如形成含有供應電壓信號至平臺區(由STI結構所分開)的電阻元件。
根據本發明的一態樣，以嵌入式反相井區(例如嵌入式P-井區18B)形成空白井區(例如經摻雜的N-井區18A)有利地生成PN接面界面(接近線18C)，是適用于絕緣及降低空白區域18A的寄生偶合效應。應理解透過以上概述的類似方法，反相N-井區亦可產生(嵌入)深N-井區內，但個別布植程序的極性(例如N型或P型)相反。
請參閱圖1C，于本發明的另一態樣中，接著進行習知的自行對準硅化物(salicide)形成法(接在去除犧牲氧化物層16之后)，以于平臺區20A、20B及20C的上方部分形成金屬硅化物區24A、24B及24C。舉例來說，金屬硅化物可由硅化鈦、硅化鈷、硅化鎳、硅化鎢、硅化鉑及類似物形成，最佳者為TiS2、CoS2或NiS。
請參閱圖1D，接著經由習知方法形成孔及金屬連接線，以形成可調式變容器。舉例來說，形成一或更多介電絕緣層(亦稱為層間介電層(ILD))26之后，形成與硅化物區24A、24B及24C電連接的接觸孔28A、28B及28C。接著經由習知方法，例如鑲嵌法或金屬線蝕刻法，形成與接觸孔相通的內連接線(電極)30A、30B及30C。
有利地，于本發明之一重要態樣中，可有利地供應電壓信號(例如V+、V-)于平臺區20A、20B及20C，以便選擇性控制PN接面空乏區(約為PN接面邊界線18C附近的虛線PN)的大小，以形成變容器，進而生成可變的N-井區18A Rsh元件，大致為通過信號于N-井區18A的等效可變電阻電路32。
舉例來說，藉改變N-井Rsh，可降低或避免主動區裝置的寄生偶合效應，以及形成變容器裝置，同時仍保留空白區域用以于STI氧化物平坦化程序中改良CMP制程平坦度的利益。藉供應不同電壓水準于不同的硅化物接觸區，可有利地形成可控式/可調式變容器。舉例來說，平臺區20A可提供正電壓信號(V+)，平臺區20C位于相對電接地點，而含有下方PN接面區PN的平臺區20B則供應相對負電壓(V-)。
因此，本案已揭示一裝置及其形成方法。藉改良主動裝置區域的CMP拋光，以避免淺碟化效應，可實現根據較佳實施例形成空白區域的方法的優點。此外，根據較佳實施例藉形成反相井區，可降低或避免對于相鄰主動區域的寄生偶合效應，使得得以更靈活置放空白區域，從而進一步改良主動裝置區域的CMP拋光，以及改良主動區域上的蝕刻程序。再者，藉供應適當的金屬內連接線及電壓信號，根據較佳實施例所形成的具有嵌入式反相井區的空白區域可有利地發揮可調式變容器的作用，以調整PN接面的空乏區。
請參閱圖2，其為包括本發明若干實施例的流程圖。于程序201中，提供包括STI結構(定義相鄰主動區域的空白平臺區)的半導體基板。于程序203中，將深井區(例如N-井)形成于空白區域中。于程序205中，將相反極性(例如P-井)的嵌入井區(反相井區)形成于深井區內，從而于第一空白平臺區下方形成PN接面區(例如介于N摻雜的空白平臺區)。于程序207中，使空白平臺區離子布植(摻雜)個別的P型及N型摻雜物，以形成P+空白平臺區，例如第二及第三N+摻雜的平臺區(相鄰于P+摻雜的第一平臺區)。于程序209中，將金屬硅化物接觸區形成于空白平臺區上。于程序211中，將含有電極的金屬連接線形成于接觸區，以提供可調式電壓信號，進行形成變容器。
以上所述，僅是本發明的較佳實施例而已，并非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而并非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案范圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發明技術方案的范圍內。
權利要求
1.一種集成電路裝置，其特征在于其包括一半導體基板，包括具有一第一極性的一第一井區；一淺溝渠絕緣(STI)結構，位于所述的基板中，以定義包括第一、第二及第三平臺區的相鄰平臺區；以及一第二井區，具有第二極性，位于具有所述的第二極性的所述的第一平臺下方，以形成一PN接面界面；其中具有所述的第一極性的所述的第二及第三平臺區是形成于相鄰所述的第一平臺區的每一側。
2.根據權利要求1所述的集成電路裝置，其特征在于進一步包括用以運送電壓信號的電連接線，所述的電連接線是電連接于個別的第一、第二及第三平臺區，以形成一變容器。
3.根據權利要求1所述的集成電路裝置，其特征在于進一步包括用以供應第一極性電壓信號通過所述的第二及第三平臺區以及供應第二極性電壓至所述的第一平臺區的電連接線，從而調整包括所述的PN接面界面的空乏區。
4.根據權利要求1所述的集成電路裝置，其特征在于其中所述的第一井區是經N摻雜，所述的第二井區是經P摻雜。
5.根據權利要求4所述的集成電路裝置，其特征在于其中相較于在所述的PN接面界面的所述的第二井區，所述的第一平臺區的上方部分具有相對較高含量的P摻雜物。
6.根據權利要求4所述的集成電路裝置，其特征在于其中相較于所述的第一井區，所述的第二及第三平臺區具有相對較高含量的N摻雜物。
7.根據權利要求1所述的集成電路裝置，其特征在于其中所述的平臺區包括由金屬硅化物所形成的上方部分。
8.一種集成電路裝置，其特征在于包括一半導體基板，包括具有一第一極性的一第一井區；一淺溝渠絕緣(STI)結構，位于所述的基板中，以定義包括第一、第二及第三平臺區的相鄰平臺區；以及一第二井區，具有第二極性，位于具有所述的第二極性的所述的第一平臺下方，以形成一PN接面界面；其中具有所述的第一極性的所述的第二及第三平臺區是形成于相鄰所述的第一平臺區的每一側；且其中具有用以運送電壓信號的電連接線，以連接于個別的第一、第二及第三平臺區，從而形成一變容器。
9.一種形成集成電路裝置的方法，其特征在于其包括下列步驟提供具有一空白區域的一半導體基板，所述的空白區域包括具有一第一極性的一第一井區；形成一淺溝渠絕緣(STI)結構于所述的空白區域中，以定義包括第一、第二及第三平臺區的相鄰平臺區；其中具有所述的第一極性的所述的第二及第三平臺區是形成于相鄰所述的第一平臺區的每一側；以及形成一第二井區，具有第二極性，位于具有所述的第二極性的所述的第一平臺下方，以形成一PN接面界面。
10.根據權利要求9所述的形成集成電路裝置的方法，其特征在于一電連接線經形成，用以供應第一極性電壓信號通過所述的第二及第三平臺區以及供應第二極性電壓至所述的第一平臺區，從而調整包括所述的PN接面界面的空乏區。
11.根據權利要求9所述的形成集成電路裝置的方法，其特征在于其中所述的第一井區是于STI結構形成之后根據一離子布植程序經N摻雜。
12.根據權利要求9所述的集成電路裝置，其特征在于其中相較于所述的第二井區，所述的第一平臺區的上方部分是根據一離子布植程序摻雜，以具有相對較高含量的P摻雜物。
全文摘要
本案揭示一種用以改良CMP制程及改良與主動區域電氣絕緣的空白區域變容器以及其形成方法，該變容器包含具有一空白區域的一半導體基板，該空白區域包含具有一第一極性的一第一井區；一淺溝渠絕緣(STI)結構，是位于該基板中，以定義含有第一、第二及第三平臺區的相鄰平臺區；以及一第二井區，是具有第二極性，位于具有該第二極性的該第一平臺下方，以形成一PN接面界面；其中具有該第一極性的該第二及第三平臺區是形成于相鄰該第一平臺區的每一側。
文檔編號H01L27/04GK1841740SQ20051013509
公開日2006年10月4日 申請日期2005年12月23日 優先權日2005年4月1日
發明者鄭鈞隆, 鄭光茗, 林生元 申請人:臺灣積體電路制造股份有限公司