專利名稱：顯示裝置的制作方法
技術領域：
本發明涉及一種顯示裝置，尤其是涉及一種包含晶體管的顯示裝置。
背景技術：
以前已知液晶顯示裝置或有機EL顯示裝置等包含晶體管的顯示裝置。在該現有顯示裝置中，在像素部設置晶體管，同時，在配置于像素部外圍的外圍電路部中也設置晶體管。在這種現有顯示裝置中，當外光或來自構成顯示裝置的背光燈的光入射到晶體管的情況下，有時該入射的光會在晶體管的有源層中激勵載流子。此時，即使在將晶體管保持在截止狀態的情況下，也會產生因激勵的載流子而在晶體管的源極-漏極之間流過電流等故障。為了消除這種故障，以前已知如下顯示裝置，即通過設置遮光膜來覆蓋像素部和外圍電路部的晶體管，防止光入射到晶體管。這種顯示裝置例如公開于特開平10-189999號公報中。另外，這種顯示裝置中，由于覆蓋晶體管的遮光膜起不期望的柵極電極的作用，所以在遮光膜的電位變動的情況下，晶體管的閾值電壓變動。因此，產生晶體管的動作不穩定等故障。因此，在上述特開平10-189999號公報中，為了抑制這種故障，將遮光膜的電位固定為接地電位。
在上述特開平10-189999號公報中公開的顯示裝置中，在向設置于像素部的晶體管之漏極區域、與設置于外圍電路部的晶體管之漏極區域提供不同的信號電位的情況下，由于施加于漏極區域的信號電位產生的電場，即使在晶體管為截止狀態的情況下，有時設置在像素部的晶體管之溝道區域的電位、與設置在外圍電路部的晶體管之溝道區域的電位會分別變動為不同的電位。此時，在向對應于設置在像素部和外圍電路部的全部晶體管之遮光膜施加共同的接地電位的情況下，遮光膜的接地電位與像素部的晶體管之溝道區域電位的電位差、和遮光膜的接地電位與外圍電路部的晶體管之溝道區域電位的電位差不同，所以有時遮光膜的接地電位與像素部的晶體管之溝道區域電位的電位差、和遮光膜的接地電位與外圍電路部的晶體管之溝道區域電位的電位差任一方會超過晶體管的閾值電壓。此時，即使在將該晶體管保持為截止狀態的情況下，也會有因向遮光膜提供接地電位、有時該晶體管導通等故障。結果，存在產生顯示裝置的動作缺陷的情況等問題。

發明內容
本發明為了解決上述問題而做出，本發明的一個目的在于提供一種顯示裝置，可抑制晶體管的動作因遮光膜的電位變動而不穩定，并且，抑制產生動作缺陷。
為了實現上述目的，本發明一方面的顯示裝置的特征在于，具備第一區域，具有規定的功能，同時，包含第一晶體管；第一遮光膜，設置在第一區域中，同時，配置于對應于第一晶體管的區域中，被提供第一電位；第二區域，具有規定的功能，同時，包含第二晶體管；和第二遮光膜，設置在第二區域中，同時，配置于對應于第二晶體管的區域中，被提供第二電位。
在該一方面的顯示裝置中，如上，通過向配置于與第一晶體管對應的區域中的第一遮光膜提供第一電位，并且，向配置于與第二晶體管對應的區域中的第二遮光膜提供第二電位，可將第一和第二遮光膜的電位分別固定在第一和第二電位。由此，因為第一和第二遮光膜的電位不變動，所以可抑制第一和第二晶體管的閾值電壓隨著第一和第二遮光膜的電位變動而變動。因此，可使第一和第二晶體管的動作穩定。另外，通過在向設置于第一區域的第一遮光膜提供第一電位的同時，向設置于第二區域的第二遮光膜提供第二電位，可向分別具有規定功能的設置在第一和第二區域中的第一遮光膜與第二遮光膜單獨提供電位。由此，例如在第一和第二晶體管的截止狀態下，在由于向第一和第二晶體管的漏極區域分別施加不同的電位，包含于第一區域中的第一晶體管之溝道區域的電位與包含于第二區域中的第二晶體管之溝道區域的電位變為不同值的情況下，通過對應于第一晶體管的溝道區域的電位來調節提供給第一遮光膜的第一電位，可使第一遮光膜與第一晶體管的溝道區域之間的電位差不超過第一晶體管的閾值電壓。另外，通過對應于第二晶體管的溝道區域的電位來調節提供給第二遮光膜的第二電位，可使第二遮光膜與第二晶體管的溝道區域之間的電位差不超過第二晶體管的閾值電壓。因此，由于可抑制在向第一和第二遮光膜分別提供第一電位和第二電位的情況下、在截止時第一晶體管和第二晶體管也變為導通狀態，所以可抑制顯示裝置的動作故障。另外，通過在具有規定功能的第一區域中設置提供給第一電位的第一遮光膜，同時，在具有規定功能的第二區域中設置提供第二電位的第二遮光膜，與在每個晶體管中設置遮光膜、同時向該遮光膜的每個單獨提供規定電位的情況相比，可使向遮光膜提供電位的布線等數量減少，因此，可就這部分來抑制空間增大。由此，可抑制顯示裝置大型化。
就上述一方面的顯示裝置而言，優選包含第一晶體管的第一區域包含具有規定功能的第一電路部，包含第二晶體管的第二區域包含具有規定功能的第二電路部。若如此構成，則就在具有規定功能的第一電路部中設置第一晶體管、且在具有規定功能的第二電路部中設置第二晶體管的顯示裝置而言，可容易地向設置在分別具有規定功能的第一電路部和第二電路部中的第一遮光膜與第二遮光膜單獨提供電位。
此時，優選第一電路部包含具有第一晶體管的像素部，第二電路部包含外圍電路部，設置在包含像素部的顯示部的外圍，具有第二晶體管，第一遮光膜包含配置于像素部中包含的第一晶體管下方的像素部遮光膜，第二遮光膜包含配置于外圍電路部中包含的第二晶體管下方的外圍電路部遮光膜。若如此構成，則例如在第一和第二晶體管的截止狀態下，當由于向第一和第二晶體管的漏極區域分別施加不同電位、包含于像素部中的第一晶體管的溝道區域之電位、與包含于外圍電路部中的第二晶體管的溝道區域之電位為不同值的情況下，通過對應于第一晶體管的溝道區域的電位來調節提供給像素部遮光膜的第一電位，可使像素部遮光膜與第一晶體管的溝道區域之間的電位差不超過第一晶體管的閾值電壓。另外，通過對應于第二晶體管的溝道區域的電位來調節提供給外圍電路部遮光膜的第二電位，可使外圍電路部遮光膜與第二晶體管的溝道區域之間的電位差不超過第二晶體管的閾值電壓。由此，就像素部和外圍電路部而言，可抑制在分別向像素部遮光膜和外圍電路部遮光膜分別提供第一和第二電位的情況下、在截止時第一和第二晶體管也變為導通狀態。
就包含上述像素部遮光膜的構成而言，優選提供給像素部遮光膜的第一電位是與施加于對應的第一晶體管之柵極電極上的電位相同的電位。若如此構成，則在向第一晶體管的柵極電極施加將第一晶體管變為截止狀態的規定電位之情況下，施加于像素部遮光膜的第一電位也變為將第一晶體管變為截止狀態的電位。由此，可抑制在通過向柵極電極施加上述規定電位而將像素部的第一晶體管保持為截止狀態時，第一晶體管因向像素部遮光膜提供第一電位而導通。另外，通過向像素部遮光膜施加與施加于對應第一晶體管的柵極電極上的電位相同電位的第一電位，可使像素部遮光膜也起到第一晶體管的柵極的使用，所以可使用第一晶體管的柵極電極與像素部遮光膜雙方來驅動第一晶體管。由此，可使第一晶體管的驅動能力提高。
此時，優選像素部遮光膜電連接于第一晶體管的柵極電極上。若如此構成，則可容易地向像素部遮光膜施加與施加于對應的第一晶體管的柵極電極上的電位相同的電位。
就包含上述像素部遮光膜的構成而言，優選提供給像素部遮光膜的第一電位是與施加于對應的第一晶體管的源極區域和漏極區域之一上的電位相同的電位。若如此構成，則第一晶體管的溝道區域的電位是施加于源極區域和漏極區域之一上的電位的變化電壓范圍內的電位，并且是與施加于該源極區域和漏極區域之一上的電位對應的電位。由此，通過向像素部遮光膜施加與施加于第一晶體管的源極區域和漏極區域之一上的電位相同的第一電位，可將像素部遮光膜與第一晶體管的溝道區域之間的電位差控制在規定的電壓范圍內。由此，若將像素部遮光膜與第一晶體管的溝道區域之間的電位差控制在第一晶體管的截止區域的電壓范圍內，則可容易地抑制由于向像素部遮光膜施加第一電位、在像素部的第一晶體管截止時第一晶體管導通。
此時，優選像素部遮光膜電連接于第一晶體管的源極區域和漏極區域之一上。若如此構成，則可容易地向像素部遮光膜施加與施加于第一晶體管的源極區域和漏極區域之一上的電位相同的電位。
就上述第一電路部包含像素部的構成而言，優選像素部包含p溝道晶體管，提供給配置于像素部的p溝道晶體管下方的像素部遮光膜的第一電位是施加于p溝道晶體管的漏極區域上的正側電位。若如此構成，則p溝道晶體管的溝道區域的電位為對應于漏極區域的正側電位的規定范圍內的電位。由此，通過向像素部遮光膜施加與施加于p溝道晶體管的漏極區域上的正側電位相同的第一電位，可將像素部遮光膜與p溝道晶體管的溝道區域之間的電位差控制在規定的電壓范圍內。由此，若將像素部遮光膜與p溝道晶體管的溝道區域之間的電位差控制在p溝道晶體管的截止區域的電壓范圍內，則可容易地控制因向像素部遮光膜提供第一電位(正側電位)、在像素部的p溝道晶體管截止時、像素部的p溝道晶體管導通。
就上述第一電路部包含像素部的構成而言，優選像素部包含多個第一晶體管，像素部的多個第一晶體管的至少一個起開關元件的作用，配置像素部遮光膜，以至少覆蓋起開關元件作用的第一晶體管的下方。若如此構成，則例如通過配置像素部遮光膜，以僅覆蓋起開關元件作用的第一晶體管的下方，與在起開關元件作用的第一晶體管和不起開關元件作用的第一晶體管的各自下方分別配置像素部遮光膜的情況相比，可抑制用于向像素部遮光膜提供電位的布線纏繞變復雜。另外，由于通過起開關元件作用的第一晶體管來控制向像素部提供圖像信號，所以若在起開關元件作用的第一晶體管的下方配置像素部遮光膜，則可抑制因光照射產生泄漏電流、提供給像素部的圖像信號的信號電位變化的故障。另外，在形成作為起開關元件作用的第一晶體管的作為有源層的結晶層時，在使用激光進行結晶層的結晶化的情況下，即便由于激光被像素部遮光膜反射、結晶層(有源層)的結晶性降低，起開關元件作用的第一晶體管的特性也難以取決于結晶層(有源層)的結晶性，所以可降低起開關元件作用的第一晶體管的特性下降。因此，若配置像素部遮光膜以僅覆蓋起開關元件作用的第一晶體管的下方，則可邊抑制用于向像素部遮光膜提供電位的布線纏繞變復雜，邊抑制以對應于圖像信號的信號電位的灰度以外的灰度來顯示圖像。
就上述第一電路部包含像素部的構成而言，優選第一電路部包含多個具有第一晶體管的像素部，由一個像素部遮光膜來覆蓋多個像素部各自的第一晶體管的下方。若如此構成，則就第一電路部而言，與在對多個第一晶體管一個個地設置像素部遮光膜，同時對該多個像素部遮光膜分別提供規定電位的情況相比，可使向像素部遮光膜提供電位的布線等的數量減少。由此，可以布線數量減少的部分抑制第一電路部增大，所以可抑制顯示裝置大型化。
就上述第二電路部包含外圍電路部的構成而言，優選外圍電路部至少包含p溝道晶體管，外圍電路部遮光膜至少配置在p溝道晶體管的下方。若如此構成，則例如在外圍電路部包含n溝道晶體管與p溝道晶體管的情況下，通過配置外圍電路部遮光膜以僅覆蓋p溝道晶體管的下方，與在n溝道晶體管和p溝道晶體管各自的下方分別配置外圍電路部遮光膜的情況相比，可抑制用于向外圍電路部遮光膜提供電位的布線纏繞變復雜。這里，一般n溝道晶體管構成為載流子移動率比p溝道晶體管大，由此具有比p溝道晶體管的柵極寬度小的柵極寬度。從而，n溝道晶體管以柵極寬度小的這部分難以引起因光向有源層入射而產生的誤動作。因此，即便不在n溝道晶體管的下方配置外圍電路部遮光膜，外圍電路部的動作也不容易變得不穩定。因此，若配置外圍電路部遮光膜以僅覆蓋p溝道晶體管的下方，則可邊抑制用于向外圍電路部遮光膜提供電位的布線纏繞變復雜，邊抑制外圍電路部的動作變得不穩定。
此時，優選外圍電路部除p溝道晶體管外，還包含n溝道晶體管，外圍電路部遮光膜配置在n溝道晶體管和p溝道晶體管的下方。若如此構成，則可抑制外圍電路部的n溝道晶體管和p溝道晶體管雙方的動作變得不穩定。
就上述一方面的顯示裝置而言，優選還具備具有第一厚度的第一晶體管的第一柵極絕緣膜；第一絕緣膜，設置在第一晶體管與第一遮光膜之間，具有第一柵極絕緣膜的第一厚度的3倍以上的第二厚度；具有第三厚度的第二晶體管的第二柵極絕緣膜；和第二絕緣膜，設置在第二晶體管與第二遮光膜之間，具有第二柵極絕緣膜的第三厚度的3倍以上的第四厚度。若如此構成，則在第一遮光膜(第二遮光膜)起不期望的柵極電極的作用的情況下，由于以大的厚度形成起柵極絕緣膜作用的第一絕緣膜(第二絕緣膜)，所以在向第一遮光膜(第二遮光膜)施加第一電位(第二電位)的情況下，第一晶體管(第二晶體管)的溝道區域也難以受到第一遮光膜(第二遮光膜)的電位的影響。此時，由施加于第一遮光膜(第二遮光膜)上的第一電位(第二電位)提供給第一晶體管(第二晶體管)的溝道區域的有效電壓為向第一晶體管(第二晶體管)的柵極電極施加與第一電位(第二電位)相同電位時、提供給溝道區域的電壓的大致1/3。由此，可降低向第一遮光膜(第二遮光膜)施加第一電位(第二電位)引起的第一晶體管(第二晶體管)的閾值電壓變化。
此時，優選第一柵極絕緣膜和第一絕緣膜由相同材料構成，第二柵極絕緣膜和第二絕緣膜由相同材料構成。若如此構成，則可容易使施加于第一遮光膜(第二遮光膜)上的第一電位(第二電位)提供給第一晶體管(第二晶體管)的溝道區域的有效電壓為向第一晶體管(第二晶體管)的柵極電極施加與第一電位(第二電位)相同電位時、提供給溝道區域的電壓的大致1/3。
就上述一方面的顯示裝置而言，優選第一電位是提供給第一晶體管的柵極電極的正側電位與負側電位的中間的電位，第二電位是提供給第二晶體管的柵極電極的正側電位與負側電位的中間的電位。另外，上述正側電位是指施加于信號線上的高電位，同時，負側電位是指施加于信號線上的低電位。另外，上述中間的電位中還包含正側電位與負側電位的實質上中間的電位。若如此構成，則在第一和第二晶體管是p溝道晶體管或n溝道晶體管之一的情況下，也可容易地將提供給第一電位的第一遮光膜與第一晶體管的溝道區域之間的電位差控制在第一晶體管的截止區域的電壓范圍內，同時，將施加第二電位的第二遮光膜與第二晶體管的漏極區域之間的電位差控制在第二晶體管的截止區域的電壓范圍內。由此，在第一晶體管和第二晶體管為p溝道晶體管和n溝道晶體管之一的情況下，也可容易地抑制截止時第一和第二晶體管導通。另外，通過將第一和第二電位分別設為提供給第一和第二晶體管的柵極電極的正側電位與負側電位的實質上中間的電位，可使用分別提供給第一和第二晶體管的柵極電極的正側電位與負側電位，容易地生成第一和第二電位。
此時，優選還具備電位生成電路部，用于生成正側電位與負側電位的中間電位。若如此構成，則可容易地由電位生成電路部來生成正側電位與負側電位的中間電位。
就上述第一電位是提供給第一晶體管的柵極電極的正側電位與負側電位的中間電位，第二電位是提供給第二晶體管的柵極電極的正側電位與負側電位的中間電位的構成而言，優選第一區域和第二區域的至少一方包含n溝道晶體管和p溝道晶體管雙方。若如此構成，則在第一區域包含n溝道晶體管和p溝道晶體管雙方的情況下，通過向配置于第一區域的n溝道晶體管和p溝道晶體管下方的第一遮光膜施加提供給第一區域的n溝道晶體管(p溝道晶體管)的柵極電極的正側電位與負側電位的中間電位，可容易地將第一遮光膜與n溝道晶體管的溝道區域之間的電位差控制在n溝道晶體管的截止區域的電壓范圍內，同時，將第一遮光膜與p溝道晶體管的溝道區域之間的電位差控制在p溝道晶體管的截止區域的電壓范圍內。另外，在第二區域包含n溝道晶體管和p溝道晶體管雙方的情況下，通過向配置于第二區域的n溝道晶體管和p溝道晶體管下方的第二遮光膜施加提供給第二區域的n溝道晶體管(p溝道晶體管)的柵極電極的正側電位與負側電位的中間電位，可容易地將第二遮光膜與n溝道晶體管的溝道區域之間的電位差控制在n溝道晶體管的截止區域的電壓范圍內，同時，將第二遮光膜與p溝道晶體管的溝道區域之間的電位差控制在p溝道晶體管的截止區域的電壓范圍內。
就上述一方面的顯示裝置而言，優選包含第一晶體管的第一區域和包含第二晶體管的第二區域設置在像素部，第一遮光膜配置在包含于像素部的第一區域中的第一晶體管的下方，第二遮光膜配置在包含于像素部的第二區域中的第二晶體管的下方。若如此構成，例如就第一晶體管和第二晶體管的截止狀態而言，在因向第一晶體管和第二晶體管的漏極區域分別施加不同的電位、包含于像素部中的第一晶體管和第二晶體管各自的溝道區域電位變為各不相同的值的情況下，通過對應于第一晶體管的溝道區域的電位來調節提供給第一遮光膜的第一電位，可使第一遮光膜與第一晶體管的溝道區域之間的電位差不超過第一晶體管的閾值電壓。另外，通過對應于第二晶體管的溝道區域的電位來調節提供給第二遮光膜的第二電位，可使第二遮光膜與第二晶體管的溝道區域之間的電位差不超過第二晶體管的閾值電壓。由此，就像素部而言，可抑制在向第一遮光膜和第二遮光膜分別提供第一電位和第二電位的情況下、在截止時第一晶體管和第二晶體管變為導通狀態。
此時，優選第一區域的第一晶體管和第二區域的第二晶體管具有各不相同的導電類型。若如此構成，則在像素部包含具有各不相同的導電類型的第一晶體管和第二晶體管的情況下，通過對應于第一晶體管的溝道區域的電位來調節提供給第一遮光膜的第一電位，可使第一遮光膜與第一晶體管的溝道區域之間的電位差不超過第一晶體管的閾值電壓。另外，通過對應于第二晶體管的溝道區域的電位來調節提供給第二遮光膜的第二電位，可使第二遮光膜與第二晶體管的溝道區域之間的電位差不超過第二晶體管的閾值電壓。
就上述一方面的顯示裝置而言，優選第一區域包含具有第一晶體管的像素部、和具有第一晶體管的第一外圍電路部，第二區域包含具有第二晶體管的第二外圍電路部，第一遮光膜配置在包含于像素部的第一晶體管和包含于第一外圍電路部的第一晶體管的下方，第二遮光膜配置在包含于第二外圍電路部的第二晶體管的下方。若如此構成，則例如在第一晶體管和第二晶體管的截止狀態下，在因向第一晶體管和第二晶體管的漏極區域分別施加不同電位、包含于像素部和第一外圍電路部中的第一晶體管的溝道區域的電位、與包含于第二外圍電路部中的第二晶體管的溝道區域的電位為不同值的情況下，通過對應于第一晶體管的溝道區域的電位來調節提供給第一遮光膜的第一電位，可使第一遮光膜與第一晶體管的溝道區域之間的電位差不超過第一晶體管的閾值電壓。另外，通過對應于第二晶體管的溝道區域的電位來調節提供給第二遮光膜的第二電位，可使第二遮光膜與第二晶體管的溝道區域之間的電位差不超過第二晶體管的閾值電壓。由此，就像素部、第一外圍電路部和第二外圍電路部而言，可抑制在向第一遮光膜和第二遮光膜分別提供第一電位和第二電位的情況下、在截止時第一晶體管和第二晶體管變為導通狀態。


圖1是示意表示本發明第一實施方式的液晶顯示裝置的整體構成的平面圖。
圖2是圖1所示的第一實施方式的液晶顯示裝置的像素部的電路圖。
圖3是表示圖1所示的第一實施方式的液晶顯示裝置的像素部的n溝道晶體管附近的構造的截面圖。
圖4-圖7是用于說明本發明第一實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖8是表示本發明第一實施方式的液晶顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖9-圖11是用于說明本發明第一實施方式的液晶顯示裝置的像素部的n溝道晶體管的制造過程的截面圖。
圖12是表示本發明第二實施方式的液晶顯示裝置的像素部的n溝道晶體管附近的構造的截面圖。
圖13是用于說明本發明第二實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖14是表示本發明第二實施方式的液晶顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖15是表示本發明第三實施方式的液晶顯示裝置的像素部的n溝道晶體管附近的構造的截面圖。
圖16是用于說明本發明第三實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖17是表示本發明第三實施方式的液晶顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖18是本發明第四實施方式的有機EL顯示裝置的像素部的電路圖。
圖19-22是用于說明本發明第四實施方式的有機EL顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖23是表示本發明第四實施方式的有機EL顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖24-圖27是用于說明本發明第四實施方式的有機EL顯示裝置的像素部的p溝道晶體管的動作的電壓波形圖。
圖28是表示本發明第四實施方式的有機EL顯示裝置的像素部的p溝道晶體管的電流-電壓特性的圖。
圖29是用于說明本發明第五實施方式的有機EL顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖30是表示本發明第五實施方式的有機EL顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖31是用于說明本發明第五實施方式的有機EL顯示裝置的像素部的p溝道晶體管的動作的電壓波形圖。
圖32是表示本發明第五實施方式的有機EL顯示裝置的像素部的p溝道晶體管的電流-電壓特性的圖。
圖33是用于說明本發明第六實施方式的有機EL顯示裝置的像素部的n溝道晶體管的動作的電壓波形圖。
圖34是表示本發明第六實施方式的有機EL顯示裝置的像素部的n溝道晶體管的電流-電壓特性的圖。
圖35是用于說明本發明第六實施方式的有機EL顯示裝置的像素部的p溝道晶體管的動作的電壓波形圖。
圖36是表示本發明第六實施方式的有機EL顯示裝置的像素部的p溝道晶體管的電流-電壓特性的圖。
圖37是表示本發明第八實施方式的液晶顯示裝置的外圍電路中包含的CMOS電路的構成電路圖。
圖38是表示本發明第八實施方式的液晶顯示裝置的外圍電路中包含的CMOS電路的電流-電壓特性的圖。
圖39是表示施加于遮光膜的電位、與對應于該遮光膜的p溝道晶體管和n溝道晶體管的閾值電壓Vth的關系的相關圖。
圖40是表示本發明第九實施方式的有機EL顯示裝置的整體構成的平面圖。
圖41是圖40所示的第九實施方式的有機EL顯示裝置的像素部的電路圖。
圖42是圖40所示第九實施方式的有機EL顯示裝置的外圍電路圖(模擬開關)的電路圖。
圖43是表示本發明第十實施方式的有機EL顯示裝置的整體構成的平面圖。
圖44是表示本發明第十一實施方式的有機EL顯示裝置的整體構成的平面圖。
圖45是表示本發明第十二實施方式的有機EL顯示裝置的整體構成的平面圖。
具體實施例方式
下面，參照附圖來說明本發明的實施方式。
(第一實施方式)首先，參照圖1-圖3來說明第一實施方式的液晶顯示裝置的構成。
第一實施方式的液晶顯示裝置如圖1所示，具備液晶顯示面板1、和裝配于液晶顯示面板1上的外部電路部2。液晶顯示面板1包含顯示部3、和設置在顯示部3外圍的H系列驅動器4和V系列驅動器5。另外，在顯示部3中，將多個像素部6配置成矩陣狀。在各個像素部6中，設置配置作為開關元件的n溝道晶體管8的開關元件部7。另外，各像素如圖2所示，包含輔助電容9、像素電極10、相對像素電極10配置的各像素部6中共用的對向電極11、和配置在像素電極10與對向電極11之間的液晶12。另外，像素部6是本發明的‘第一區域’和‘第一電路部’的一例，n溝道晶體管8是本發明的‘第一晶體管’的一例。
另外，在n溝道晶體管8的柵極電極8a上，連接有柵極線。經該柵極線向n溝道晶體管8的柵極電極8a施加正側電位Vdd與負側電位Vbb。另外，在n溝道晶體管8的漏極區域8b連接于漏極線上的同時，源極區域8c連接于輔助電容9的一個電極和像素電極10。另外，經漏極線向n溝道晶體管8的漏極區域8b施加圖像信號的信號電位Vsig。另外，輔助電容9的另一電極與對向電極11連接于各像素部6共用的共用電位Vcom上。
另外，如圖1所示，在顯示部3中設置有顯示部遮光膜13。該顯示部遮光膜13由按照覆蓋像素部6的開關元件部7的下方的方式形成的像素部遮光區域13a、和按照覆蓋柵極線和漏極線下方的方式形成的格子狀的布線部遮光區域13b構成。另外，該像素部遮光區域13a是本發明的‘第一遮光膜’和‘像素部遮光膜’的一例。像素部遮光區域13a設置有來遮光入射到配置于像素部6的開關元件部7的n溝道晶體管8的光，與布線部遮光區域13b一體形成。另外，布線部遮光區域13b設置來遮光入射到柵極線和漏極線的光。另外，顯示部遮光膜13的與像素部6的開關元件部7以外的區域對應的區域開口。構成為經該顯示部遮光膜13的開口后的區域射出顯示映像的光。
另外，像素部6中包含的n溝道晶體管8由TFT(薄膜晶體管)構成，具有圖3所示的構造。具體而言，在玻璃基板14上形成有由具有約300nm厚度的絕緣膜構成的緩沖層15。在該緩沖層15上的規定區域中，設置有上述顯示部遮光膜13的像素部遮光區域13a。該顯示部遮光膜13由具有約100nm厚度的Mo膜構成。另外，在顯示部遮光膜13的像素部遮光區域13a和緩沖層15上，形成有由具有約300nm厚度的SiO2膜構成的絕緣膜16，以覆蓋像素部遮光區域13a。
另外，在絕緣膜16上的規定區域中，形成具有約70nm厚度的結晶硅膜17。該結晶硅膜17具有作為n溝道晶體管8的有源層的功能。在結晶硅膜17中，形成有n溝道晶體管8的溝道區域8d、和夾持溝道區域8d來設置的漏極區域8b和源極區域8c。另外，在n溝道晶體管8中，通過對結晶硅膜17進行溝道摻雜，構成為n溝道晶體管8的閾值電壓Vth變為規定的正電壓。另外，該規定的正閾值電壓Vth被設定為當向顯示部遮光膜13的像素部遮光區域13a提供1/2(Vdd+Vbb)的電位時、n溝道晶體管8的下部溝道不變為導通狀態的值。另外，形成由具有約100nm厚度的SiO2膜構成的n溝道晶體管8的柵極絕緣膜18，以覆蓋結晶硅膜17。
即，在第一實施方式中，構成為設置在顯示部遮光膜13的像素部遮光區域13a、與結晶硅膜17之間的絕緣膜16的厚度(約為300nm)為n溝道晶體管8的柵極絕緣膜18的厚度(約100nm)的約3倍。另外，在以約500nm的厚度形成絕緣膜16的情況下，有時產生如下故障，即形成絕緣膜16的過程所需時間增大，或在成膜時，在其之后的過程中因在絕緣膜16中產生的應力而在絕緣膜16中產生裂紋等。如該第一實施方式所示，在以約300nm的厚度形成絕緣膜16的情況下，可抑制產生上述故障。另外，在柵極絕緣膜18上對應于溝道區域8d的區域中，形成由具有約150nm厚度的金屬膜構成的柵極電極8a。另外，利用形成有漏極區域8b、源極區域8c和溝道區域8d的結晶硅膜17、柵極絕緣膜18和柵極電極8a，形成n溝道晶體管8(TFT)。
另外，在柵極電極8a和柵極絕緣膜18上，覆蓋柵極電極8a地形成有絕緣膜19。在該絕緣膜19和柵極絕緣膜18的對應于結晶硅膜17的漏極區域8b和源極區域8c的區域中，分別設置到達絕緣膜19上的插接件20a和20b。另外，將漏極區域8b構成為經對應的插接件20a連接于上述漏極線上，同時，將源極區域8c構成為經對應的插接件20b連接于上述輔助電容9的一個電極與像素電極10上。
另外，在絕緣膜16和柵極絕緣膜18的對應于顯示部遮光膜13的像素部遮光區域13a的區域中，設置貫穿絕緣膜16和柵極絕緣膜18地形成的第一層插接件21。該第一層插接件21連接到顯示部遮光膜13的像素部遮光區域13a。另外，在柵極絕緣膜18上的對應于第一層插接件21的區域中，設置連接于第一層插接件21上的中間布線層22。另外，在絕緣膜19的對應于中間布線層22的區域中，形成到達絕緣膜19上的第二層插接件23。該第二層插接件23連接于中間布線層22。另外，在絕緣膜19上的對應于第二層插接件23的區域中，設置有連接于第二層插接件23上的布線層24。該布線層24構成為連接于后述的外部電路部2的電位生成電路部39a(參照圖1)。
另外，H系列驅動器4如圖1所示，包含移位寄存器電路25、采樣晶體管(sampling transistor)26、緩沖器27和DA轉換器28。另外，與H系列驅動器4鄰接地配置時鐘發生電路29。移位寄存器電路25、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29是本發明的‘第二區域’和‘外圍電路部’的一例。這些移位寄存器電路25、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29分別具有與上述像素部6的n溝道晶體管8具有大致一樣構成的n溝道晶體管。另外，該n溝道晶體管是本發明的‘第二晶體管’的一例。其中，在該n溝道晶體管中，向柵極電極提供正側電位Vdd與負側電位Vss，同時，向漏極區域提供對應于各個電路部的信號電位Vsig。
另外，在第一實施方式中，設置有移位寄存器電路遮光膜30、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34，以分別覆蓋移位寄存器電路25、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29的下方。該移位寄存器電路遮光膜30、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34是本發明的‘第二遮光膜’和‘外圍電路部遮光膜’的一例。另外，利用移位寄存器電路遮光膜30、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34，分別遮光向移位寄存器電路25、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29的各個中設置有的n溝道晶體管入射的光。
另外，V系列驅動器5包含移位寄存器電路35和電平變換電路36。該移位寄存器電路35和電平變換電路36是本發明的‘第二區域’和‘外圍電路部’的一例。另外，移位寄存器電路35和電平變換電路36分別具有與上述像素部6的n溝道晶體管8具有大致一樣構成的n溝道晶體管。另外，該n溝道晶體管是本發明的‘第二晶體管’的一例。其中，在設置于電平變換電路36中的n溝道晶體管中，向柵極電極提供正側電位Vdd與負側電位Vbb，另一方面，在設置于移位寄存器電路35的n溝道晶體管中，向柵極電極提供正側電位Vdd與負側電位Vss。
另外，在第一實施方式中，設置移位寄存器電路遮光膜37和電平變換電路遮光膜38，以分別覆蓋移位寄存器電路35和電平變換電路36的下方。該移位寄存器電路遮光膜37和電平變換電路遮光膜38是本發明的‘第二遮光膜’和‘外圍電路部遮光膜’的一例。另外，利用該移位寄存器電路遮光膜37和電平變換電路遮光膜38，分別遮光向移位寄存器電路35和電平變換電路36的各自中設置的n溝道晶體管入射的光。
另外，在外部電路部2中，設置有電位生成電路部39a和39b。一個電位生成電路部39a具有生成1/2(Vdd+Vbb)的電位的功能，同時，另一電位生成電路部39具有生成1/2(Vdd+Vss)的電位的功能。
這里，在第一實施方式中，一個電位生成電路部39a經布線40a連接于顯示部遮光膜13與電平變換電路遮光膜38上。由此，構成為從電位生成電路部39a向顯示部遮光膜13與電平變換電路遮光膜38提供正側電位Vdd與負側電位Vbb的中間電位1/2(Vdd+Vbb)。
另外，在外部電路部2中，設置可變電阻器41，連接于電位生成電路部39a與顯示部遮光膜13及電平變換電路遮光膜38之間的布線40a上，調節從電位生成電路部39a提供的電位。利用該可變電阻器41，可在約±3V的范圍內使從電位生成電路部39a提供的電位上升或下降。這在閾值電壓Vth由于加工差異而移位的情況下，通過由該可變電阻器41調節提供給顯示部遮光膜13的電位，可調節像素部6的n溝道晶體管8的閾值電壓Vth。即，在利用可變電阻器41使提供給顯示部遮光膜13的電位上升的情況下，由于像素部6的n溝道晶體管8的溝道區域8d的電位上升，所以n溝道晶體管8的閾值電壓Vth下降。另一方面，在利用可變電阻器41使提供給顯示部遮光膜13的電位下降的情況下，由于像素部6的n溝道晶體管8的溝道區域8d的電位下降，所以n溝道晶體管8的閾值電壓Vth上升。
另外，在第一實施方式中，另一電位生成電路部39b經布線40b連接于移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34上。由此，從電位生成電路部39b向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供正側電位Vdd與負側電位Vss的中間電位1/2(Vdd+Vss)。
下面，參照圖1-圖8，說明第一實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作。另外，在以下的動作說明中，說明點反轉驅動(dot inversion driving)方式的液晶顯示裝置中的像素部的n溝道晶體管的動作。另外，將各提供電位設定為正側電位Vdd約7V、負側電位Vbb約-4V、共用電位Vcom約3.5V、信號電位Vsig約1V～約6V。另外，設n溝道晶體管的閾值電壓Vth為約1V。由此，n溝道晶體管在柵極電極與溝道區域間的電壓(電位差)為約1V以上時變為導通狀態。另外，n溝道晶體管在柵極電極與溝道區域間的電壓(電位差)為約0.5V以下時變為截止狀態。
作為構成圖4-圖7所示波形前提的向像素寫入圖像信號的動作，首先，沿第一段柵極線，對連接于該柵極線上的每3個像素依次執行寫入動作。之后，若連接于第一段柵極線上的全部像素的掃描結束，則同樣對連接于第二段柵極線上的每3個像素執行對像素的寫入動作。由此，對設置于顯示部中的全部連接于柵極線上的像素依次執行寫入動作。之后，若全部柵極線的掃描結束，則再次從第一段柵極線開始重復執行同樣的寫入動作。圖4-圖7中示出關于連接于第一段柵極線上的像素中、最初執行寫入動作的3個像素內的第三個像素的n溝道晶體管的電壓波形。
另外，圖4-圖7中，最初的3個電壓脈沖對應于n溝道晶體管的上部溝道的導通期間，同時，后3個電壓脈沖對應于截止期間，之后，每3個電壓脈沖交互對應于導通期間與截止期間。另外，上述導通期間中的3個電壓脈沖分別對應于對在寫入動作時同時選擇的3個像素的寫入信號。另外，上述截止期間中的3個電壓脈沖分別表示在對上述第三個像素執行寫入動作后、對其余的像素執行寫入動作的期間、施加于上述第三個像素上的電壓。即，截止期間中的第一個電壓脈沖表示在向上述第三個像素寫入之后，在對連接于與該像素相同柵極線上的其余像素執行寫入動作的期間，施加于上述第三個像素上的電壓。另外，第二個和第三個電壓脈沖表示在連接于上述第三個像素上的第一段柵極線的掃描結束之后，在對連接于第二段和第三段柵極線上的像素依次執行寫入動作的期間中、施加于上述第三個像素上的電壓。另外，圖4-圖7中圖示出在導通期間與截止期間、各電壓脈沖的期間為相同長度，但實際上，截止期間中的電壓脈沖的期間是比導通期間中的電壓脈沖的期間長得多的期間。另外，圖4-圖7中，圖示在截止期間向像素施加3個電壓脈沖，但在該截止期間中，施加的電壓脈沖的數量對應于設置在顯示部中的柵極線的數量變化。因此，實際上由于一般在顯示部中設置數百條柵極線，所以在截止期間，向上述第三個像素施加比圖4-圖7所示的電壓脈沖數量(3個)多得多的電壓脈沖。
首先，輸入像素部6(參照圖2)的n溝道晶體管8的柵極電極8a的電位(柵極電位Vgate)如圖4所示，被交互切換為正側電位Vdd(約7V)與負側電位Vbb(約-4V)。之后，輸入n溝道晶體管8的漏極區域8b的信號電位Vsig如圖4的虛線所示，電位在約1V～約6V的范圍內變化。此時，n溝道晶體管8的溝道區域8d的電位(Vch)在表示圖4的點劃線所示的波形的同時，在約1.0V～約5.5V的范圍內變化。圖4中的溝道區域8d的電位Vch表示溝道區域8d的中央部附近的電位。此時，n溝道晶體管8的柵極電極8a與漏極區域8b之間的電壓(電位差)Vgd＝Vgate-Vsig、柵極電極8a與溝道區域8d間的電壓(電位差)Vgc＝Vgate-Vch按圖5所示的波形變化。
因此，在柵極電位Vgate(參照圖4)為正側電位Vdd(約7V)的期間中，n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc(參照圖5)為約1.8V～約6.0V范圍的電壓。即，在該期間中，n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc(約1.8V～約6.0V)為n溝道晶體管8的導通區域的電壓(約1V以上)，所以n溝道晶體管8變為導通狀態。另一方面，在柵極電位Vgate(參照圖4)為負側電位Vbb(約-4V)的期間中，n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc(參照圖5)為約-9.5V～約-5.0V范圍的電壓。即，在該期間中，n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc(約-9.5V～約-5.0V)為n溝道晶體管8的截止區域的電壓(電位差)(約0.5V以下)，所以n溝道晶體管8變為截止狀態。
另外，在第一實施方式中，從電位生成電路部39a(參照圖1)向覆蓋n溝道晶體管8地設置的顯示部遮光膜13的像素部遮光區域13a(參照圖3)施加1/2(Vdd+Vbb)的電位。由此，顯示部遮光膜13的像素部遮光區域13a的電位Vback如圖6所示，被固定在1/2(Vdd+Vbb)＝約1.5V。此時，像素部遮光區域13a與n溝道晶體管8的溝道區域8d之間的有效電壓(電位差)Vbc表示圖7所示的波形。另外，該像素部遮光區域13a與n溝道晶體管8的溝道區域8d之間的有效電壓(電位差)Vbc是相對于n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc的相對電壓。即，由于像素部遮光區域13a與形成溝道區域8d的結晶硅膜17(參照圖3)之間的絕緣膜16的厚度(約為300nm)為n溝道晶體管8的柵極絕緣膜18的厚度(約100nm)的約3倍，所以當向像素部遮光區域13a提供電位時、從像素部遮光區域13a施加于溝道區域8d的電場強度為向柵極電極8a提供相同電位時、從柵極電極8a施加于溝道區域8d的電場強度的約1/3。因此，圖7中示出顯示部遮光膜13的像素部遮光區域13a的電位Vback與溝道區域8d的電位Vch的電位差的1/3電壓(1/3(Vback-Vch))，作為像素部遮光區域13a與溝道區域8d之間的有效電壓(電位差)Vbc。另外，圖7中，從與上述一樣的觀點來看，還示出像素部遮光區域13a的電位Vback與施加于漏極區域8b上的信號電位Vsig的電位差的1/3電壓(1/3(Vback-Vsig))的波形，作為顯示部遮光膜13的像素部遮光區域13a與漏極區域8b之間的有效電壓(電位差)Vbd。
像素部遮光區域13a與n溝道晶體管8的溝道區域8d之間的有效電壓(電位差)Vbc如圖7所示，在約-1.3V～約0.2V的范圍內變化。由此，像素部遮光區域13a與溝道區域8d之間的有效電壓(電位差)Vbc(約-1.3V～約0.2V)如圖8所示，始終為n溝道晶體管8的截止區域的電壓(約0.5V以下)。因此，在向像素部遮光區域13a提供1/2(Vdd+Vbb)的電位的情況下，n溝道晶體管8的下部溝道被保持在截止狀態。由此，在通過向柵極電極8a施加負側電位Vbb來將n溝道晶體管8的上部溝道保持在截止狀態的期間，抑制在向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，n溝道晶體管8的下部溝道導通。因此，在該期間，抑制經n溝道晶體管8的下部溝道在漏極區域8b與源極區域8c之間流過電流。
另外，對電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自中包含的n溝道晶體管也執行與上述像素部6的n溝道晶體管8一樣的動作。由此，在將包含于電平變換電路36中的n溝道晶體管的上部溝道(柵極電極側的溝道區域)保持在截止狀態的期間中，抑制在向電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的情況下，n溝道晶體管的下部溝道(遮光膜側的溝道區域)導通，所以抑制經下部溝道在n溝道晶體管的漏極區域與源極區域之間流過電流。另外，在將移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自中包含的n溝道晶體管的上部溝道保持在截止狀態的期間中，抑制在向對應的遮光膜提供1/2(Vdd+Vss)的電位的情況下，n溝道晶體管的下部溝道導通，所以抑制經下部溝道在n溝道晶體管的漏極區域與源極區域之間流過電流。
在第一實施方式中，如上所述，在向顯示部遮光膜13和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位，從而，可將顯示部遮光膜13和電平變換電路遮光膜38固定在1/2(Vdd+Vbb)的電位，同時，可將移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34固定在1/2(Vdd+Vss)的電位。由此，由于顯示部遮光膜13、電平變換電路遮光膜38、移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34中電位不變動，所以可抑制像素部6的n溝道晶體管8的閾值電壓、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自中包含的n溝道晶體管的閾值電壓伴隨這些遮光膜的電位變動而變動。因此，可使像素部6的n溝道晶體管8的動作、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自中包含的n溝道晶體管的動作穩定。
另外，在第一實施方式中，在向顯示部遮光膜13和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位，由此，可使上述各遮光膜與對應的n溝道晶體管的溝道區域之間的電壓(電位差)Vbc不超過該n溝道晶體管的閾值電壓Vth。因此，可抑制在向顯示部遮光膜13和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位的情況下，像素部6的n溝道晶體管8、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自的n溝道晶體管變為導通狀態。由此，可抑制在將像素部6的n溝道晶體管8、和電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自的n溝道晶體管保持在截止狀態的期間，上述n溝道晶體管因向對應的遮光膜提供電位而導通所引起的液晶顯示裝置的動作故障。
另外，在第一實施方式中，對應于顯示部3、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29，分別設置顯示部遮光膜13、電平變換電路遮光膜38、移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34，同時，向這些遮光膜分別提供電位，從而與在對上述各電路部中包含的n溝道晶體管每個設置遮光膜、同時向每個遮光膜分別提供電位的情況相比，可使向遮光膜提供電位的布線或插接件的數量減少，同時，可使遮光膜與晶體管端之間的空間(空間的余裕)大幅度增大，所以可抑制液晶顯示裝置大型化。
另外，在第一實施方式中，在n溝道晶體管8與顯示部遮光膜13的像素部遮光區域13a之間，設置具有n溝道晶體管8的柵極絕緣膜18厚度的約3倍厚度的絕緣膜16，從而，在像素部遮光區域13a起不期望的柵極電極的作用的情況下，由于起柵極絕緣膜作用的絕緣膜16以大的厚度形成，所以在向像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，n溝道晶體管8的溝道區域8d難以受到該電位的影響。由此，可降低因向像素部遮光區域13a施加1/2(Vdd+Vbb)的電位而產生的n溝道晶體管8的閾值電壓Vth的變化。
下面，參照圖1、圖3和圖9-圖11，說明第一實施方式的液晶顯示裝置的像素部的n溝道晶體管的制造過程。
首先，如圖9所示，在玻璃基板14上設置具有約300nm厚度的緩沖層15。之后，使用濺射法，在緩沖層15上形成具有約100nm厚度的Mo膜(未圖示)之后，使用光刻技術和蝕刻技術，布圖(圖案化)該Mo膜。由此，如圖1所示，在緩沖層15上的規定區域中，形成顯示部遮光膜13、移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33、時鐘發生電路遮光膜34、和電平變換電路遮光膜38。另外，此時，形成為顯示部遮光膜13具有覆蓋像素部6的開關元件部7的像素部遮光區域13a、和覆蓋柵極線和漏極線的格子狀的布線部遮光區域13b。另外，顯示部遮光膜13的與像素部6的開關元件部7以外的區域對應的區域開口，以使光可通過。
另外，如圖9所示，使用CVD法，形成具有約300nm厚度的由SiO2膜構成的絕緣膜16。之后，使用CVD法，在絕緣膜16的整個面上，形成具有約70nm厚度的非晶硅膜(未圖示)，之后，進行該非晶硅膜的結晶化。具體而言，邊在加熱板(hot plate)上將基板加熱到約300度，邊向非晶硅膜照射連續振蕩型的紅外激光，由此來加熱非晶硅膜。此時，通過還向由Mo膜構成的顯示部遮光膜13、移位寄存器電路遮光膜30和37(參照圖1)、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33、時鐘發生電路遮光膜34、和電平變換電路遮光膜38照射紅外激光，這些遮光膜發熱。之后，利用來自該遮光膜的熱，進一步加熱非晶硅膜。由此，非晶硅膜熔融。
之后，在照射紅外激光之后，通過冷卻熔融的非晶硅膜，進行結晶化。此時，若相對地沿橫向(平行于玻璃基板14上面的方向)對基板掃描激光，則沿橫向形成柱狀晶，形成較大的晶體。另外，在有利用上述紅外激光的照射而未加熱到非晶硅膜的熔點以上溫度的區域的情況下，在該區域中形成微晶。另外，結晶化中也可使用準分子激光器退火法(ELA)、或基于其它能量照射手段的結晶化法。另外，也可使用固相結晶化法(SPC)。如上所述，通過結晶化非晶硅膜，得到結晶硅膜(未圖示)。之后，使用光刻技術和蝕刻技術，布圖該結晶硅膜，從而形成作為n溝道晶體管8的有源層的島狀化的結晶硅膜17。之后，對結晶硅膜17進行溝道摻雜。
下面，如圖10所示，使用CVD法，在絕緣膜16和結晶硅膜17上，形成具有約100nm厚度的由SiO2膜構成的柵極絕緣膜18，以覆蓋結晶硅膜17。之后，在形成從顯示部遮光膜13的像素部遮光區域13a到達柵極絕緣膜18上的第一層插接件21之后，在柵極絕緣膜18和第一層插接件21上形成具有約150nm厚度的金屬膜(未圖示)。之后，通過布圖該金屬膜(未圖示)，在對應于結晶硅膜17的溝道區域8d的區域中形成柵極電極8a，同時，形成連接于第一層插接件21的中間布線層22。
之后，如圖11所示，在用抗蝕劑膜50覆蓋對應于結晶硅膜17的區域之外的區域之后，將該抗蝕劑膜50和柵極電極8a作為掩膜，向結晶硅膜17中離子注入雜質。由此，在結晶硅膜17中形成漏極區域8b和源極區域8c、夾在漏極區域8b和源極區域8c中的溝道區域8d。之后，去除抗蝕劑膜50。
之后，如圖3所示，在柵極絕緣膜18上，覆蓋柵極電極8a和中間布線層22地形成絕緣膜19。之后，在形成連接于中間布線層22的第二層插接件23、和分別連接于結晶硅膜17的漏極區域8b和源極區域8c上的插接件20a和20b之后，在絕緣膜19上形成連接于第二層插接件23的布線層24。如上所述，形成圖3所示的第一實施方式的液晶顯示裝置的像素部6的n溝道晶體管8。
(第二實施方式)下面，參照圖12來說明第二實施方式的液晶顯示裝置的構成。
在第二實施方式中，與上述第一實施方式不同，連接像素部6的n溝道晶體管48的柵極電極48a與顯示部遮光膜13的像素部遮光區域13a。另外，該n溝道晶體管48是本發明的‘第一晶體管’的一例。具體而言，如圖12所示，通過連接形成像素部6的n溝道晶體管48的柵極電極48a與中間布線層42，經插接件21與中間布線層42連接顯示部遮光膜13的像素部遮光區域13a與像素部6的n溝道晶體管48的柵極電極48a。另外，在第二實施方式中，將與連接在一個柵極線上的多個n溝道晶體管48的柵極電極48a連接的像素部遮光區域13a、和與連接在其它柵極線上的多個n溝道晶體管48的柵極電極48a連接的像素部遮光區域13a電氣斷開。
由此，在第二實施方式中，施加于連接于同一柵極線上的多個n溝道晶體管48的柵極電極48a上的電位Vgate同樣施加于分別連接于這些多個n溝道晶體管48的柵極電極48a上的像素部遮光區域13a上。因此，在第二實施方式中，可使顯示部遮光膜13的像素部遮光區域13a起到n溝道晶體管48的柵極電極的作用。第二實施方式的液晶顯示裝置的上述以外的構成與上述第一實施方式的液晶顯示裝置的構成一樣。另外，與上述第一實施方式一樣，向第二實施方式的液晶顯示裝置的電平變換電路遮光膜施加1/2(Vdd+Vbb)的固定電位。另外，與上述第一實施方式一樣，向第二實施方式的液晶顯示裝置的H系列驅動器的移位寄存器電路遮光膜、采樣晶體管遮光膜、緩沖器遮光膜、DA轉換器遮光膜、V系列驅動器的移位寄存器電路遮光膜施加1/2(Vdd+Vss)的固定電位。
下面，參照圖12-圖14，說明第二實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作。
在該第二實施方式的液晶顯示裝置的像素部6的n溝道晶體管48(參照圖12)中，分別向柵極電極48a、漏極區域8b和溝道區域8d施加與圖4所示的上述第一實施方式的柵極電位Vgate、信號電位Vsig和溝道區域8d的電位Vch一樣的電位。由此，第二實施方式的n溝道晶體管48的柵極電極48a與漏極區域8b之間的電壓Vgd、和柵極電極48a與溝道區域8d之間的電壓Vgc分別表示與圖5所示的第一實施方式的n溝道晶體管8的柵極電極8a與漏極區域8b之間的電壓Vgd、和柵極電極8a與溝道區域8d之間的電壓Vgc一樣的波形。
另外，在第二實施方式中，通過連接n溝道晶體管48的柵極電極48a與顯示部遮光膜13的像素部遮光區域13a，將與施加于柵極電極48a上的柵極電位Vgate相同的電位施加于顯示部遮光膜13的像素部遮光區域13a上。即，該第二實施方式的施加于顯示部遮光膜13的像素部遮光區域13a上的電位Vback與圖4所示的第一實施方式的n溝道晶體管8的柵極電位Vgate相同。另外，在第二實施方式中，在向n溝道晶體管48的柵極電極48a施加正側電位Vdd的期間，向對應的像素部遮光區域13a也施加正側電位Vdd，同時，在向n溝道晶體管48的柵極電極48a施加負側電位Vbb的期間，向對應的像素部遮光區域13a也施加負側電位Vbb。
另外，第二實施方式的顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管48的漏極區域8b之間的有效電壓Vbd＝1/3(Vback-Vsig)如圖13所示，表示將圖5所示的第一實施方式的n溝道晶體管8的柵極電極8a與漏極區域8b之間的電壓(電位差)Vgd＝Vgate-Vsig的波形電壓值縮小到1/3后的波形。另外，第二實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管48的溝道區域8d之間的有效電壓Vbc＝1/3(Vback-Vch)如圖13所示，表示將圖5所示的第一實施方式的n溝道晶體管8的柵極電極8a與溝道區域8d之間的電壓(電位差)Vgc＝Vgate-Vch的波形電壓值縮小到1/3后的波形。
因此，在n溝道晶體管48的上部溝道為導通狀態的期間中，第二實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管48的溝道區域8d之間的有效電壓Vbc在約0.6V～約2.0V的范圍內變化。另一方面，在n溝道晶體管48的上部溝道(柵極電極48a側的溝道)為截止狀態的期間，第二實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管48的溝道區域8d之間的有效電壓Vbc在約-3.2V～約-1.7V的范圍內變化。由此，如圖14所示，在n溝道晶體管48的上部溝道為截止狀態的期間，像素部遮光區域13a與溝道區域8d之間的有效電壓(電位差)Vbc(約-3.2V～約-1.7V)變為n溝道晶體管48的截止區域的電壓(約0.5V以下)。因此，抑制在n溝道晶體管48的上部溝道為截止狀態的期間，n溝道晶體管48的下部溝道(像素部遮光區域13a側的溝道)導通。由此，抑制該期間經n溝道晶體管48的下部溝道在漏極區域8b與源極區域8c之間流過電流。
在第二實施方式中，如上所述，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部6的n溝道晶體管48的柵極電極48a，向顯示部遮光膜13的像素部遮光區域13a提供與施加于對應的像素部6的n溝道晶體管48的柵極電極48a上的電位Vgate相同的電位，從而在向n溝道晶體管48的柵極電極48a施加負側電位Vbb的情況下，還向像素部遮光區域13a施加負側電位Vbb。由此，抑制在通過向柵極電極48a施加負側電位Vbb、使n溝道晶體管48的上部溝道保持在截止狀態的期間，因還向像素部遮光區域13a提供負側電位Vbb導致n溝道晶體管48的下部溝道導通。因此，可抑制液晶顯示裝置的動作故障的產生。
另外，在第二實施方式中，通過向像素部遮光區域13a提供與向對應的n溝道晶體管48的柵極電極48a施加的電位相同的電位，可使像素部遮光區域13a起n溝道晶體管48的柵極電極48a的作用，所以可使用n溝道晶體管48的柵極電極48a和顯示部遮光膜13的像素部遮光區域13a雙方來驅動n溝道晶體管48。由此，可使像素部6的n溝道晶體管48的驅動能力提高。因此，可經n溝道晶體管48執行信號電位Vsig的高速寫入。
第二實施方式的上述以外的效果與上述第一實施方式的效果一樣。
(第三實施方式)下面，參照圖15來說明第三實施方式的液晶顯示裝置的構成。
在第三實施方式中，與上述第一實施方式不同，連接像素部6的n溝道晶體管58的漏極區域8b與顯示部遮光膜13的像素部遮光區域13a。另外，該n溝道晶體管58是本發明的‘第一晶體管’的一例。具體而言，如圖15所示，在連接于顯示部遮光膜13的像素部遮光區域13a上的第一層插接件21上，設置第二層插接件53。另外，在絕緣膜19上對應于第二層插接件53的區域中，形成布線層54。該布線層54連接于第二層插接件53、和與n溝道晶體管58的漏極區域8b上連接的插接件20a。由此，經插接件20a、布線層54、第一層插接件21和第二層插接件53連接n溝道晶體管58的漏極區域8b與顯示部遮光膜13的像素部遮光區域13a。另外，也可由第一層插接件21來直接連接漏極區域8b與像素部遮光區域13a。
由此，在第三實施方式中，向顯示部遮光膜13的像素部遮光區域13a施加與施加于像素部6的n溝道晶體管58的漏極區域8b上的電位相同的電位。另外，在第三實施方式中，分開布線部遮光區域13b與像素部遮光區域13a，向布線部遮光區域13b施加適當的電位(1/2(Vdd+Vss))。第三實施方式的液晶顯示裝置的上述以外的構成與上述第一實施方式的液晶顯示裝置的構成一樣。另外，與上述第一實施方式一樣，向第三實施方式的液晶顯示裝置的電平變換電路遮光膜施加1/2(Vdd+Vbb)的固定電位。另外，與上述第一實施方式一樣，向第三實施方式的液晶顯示裝置的H系列驅動器的移位寄存器電路遮光膜、采樣晶體管遮光膜、緩沖器遮光膜、DA轉換器遮光膜、時鐘發生電路遮光膜、和V系列驅動器的移位寄存器電路遮光膜施加1/2(Vdd+Vss)的固定電位。
下面，參照圖15-圖17，說明第三實施方式的液晶顯示裝置的像素部的n溝道晶體管的動作。
在該第三實施方式的液晶顯示裝置的像素部6的n溝道晶體管58中，分別向柵極電極8a和漏極區域8b施加與圖4所示的上述第一實施方式的柵極電位Vgate和信號電位Vsig一樣的電位。此時，n溝道晶體管58的溝道區域8d的電位Vch與圖4所示的第一實施方式的溝道區域8d的電位Vch一樣。由此，第三實施方式的n溝道晶體管58的柵極電極8a與漏極區域8b之間的電壓Vgd、和柵極電極8a與溝道區域8d之間的電壓Vgc分別表示與圖5所示的第一實施方式的n溝道晶體管8的柵極電極8a與漏極區域8b之間的電壓Vgd、和柵極電極8a與溝道區域8d之間的電壓Vgc一樣的波形。
另外，在第三實施方式中，通過連接n溝道晶體管58的漏極區域8b與顯示部遮光膜13的像素部遮光區域13a，將與施加于漏極區域8b上的信號電位Vsig相同的電位施加于顯示部遮光膜13的像素部遮光區域13a。由此，像素部遮光區域13a與n溝道晶體管58的漏極區域8b之間的有效電壓Vbd＝1/3(Vback-Vsig)如圖16所示，約為0V。另外，像素部遮光區域13a與n溝道晶體管58的溝道區域8d之間的有效電壓Vbc＝1/3(Vback-Vch)表示圖16所示的波形。
因此，在n溝道晶體管58的上部溝道為導通狀態的期間中，第三實施方式的顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管58的溝道區域8d之間的有效電壓(電位差)Vbc在約-0.3V～約0.8V的范圍內變化。另一方面，在n溝道晶體管58的上部溝道為截止狀態的期間，第三實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管58的溝道區域8d之間的有效電壓(電位差)Vbc在約-0.7V～約0.4V的范圍內變化。由此，如圖17所示，在n溝道晶體管58的上部溝道為截止狀態的期間，像素部遮光區域13a與溝道區域8d之間的有效電壓Vbc(約-0.7V～約0.4V)變為n溝道晶體管58的截止區域的電壓(約0.5V以下)。因此，抑制在n溝道晶體管58的上部溝道為截止狀態的期間，在將與施加于漏極區域8b上的信號電位Vsig相同的電位施加于顯示部遮光膜13的像素部遮光區域13a的情況下，n溝道晶體管58的下部溝道導通。由此，抑制該期間經n溝道晶體管58的下部溝道在漏極區域8b與源極區域8c之間流過電流。
在第三實施方式中，如上所述，在像素部6的n溝道晶體管58的上部溝道為截止狀態的期間，n溝道晶體管58的溝道區域8d的電位在漏極區域8b的電位(信號電位Vsig)變化的電壓范圍內，且為對應于漏極區域8b的電位(信號電位Vsig)的電位。由此，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部6的n溝道晶體管58的漏極區域8b，向顯示部遮光膜13的像素部遮光區域13a提供與施加于對應的像素部6的n溝道晶體管58的漏極區域8b上的信號電位Vsig相同的電位，從而在n溝道晶體管58的上部溝道為截止狀態的期間，可將顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管58的溝道區域8d之間的有效電壓(電位差)Vbc控制在約-0.7V～約0.4V的范圍內。因此，可將顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管58的溝道區域8d之間的有效電壓(電位差)Vbc控制在n溝道晶體管58的截止區域的電壓范圍內(約0.5V以下)。由此，可抑制因向顯示部遮光膜13的像素部遮光區域13a施加與施加于漏極區域8b上的信號電位Vsig相同的電位、而在n溝道晶體管58的上部溝道截止時、n溝道晶體管58的下部溝道導通。因此，可抑制液晶顯示裝置的動作故障的產生。
另外，在第三實施方式中，通過連接顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管58的漏極區域8b，連接于n溝道晶體管58的漏極區域8b上的漏極線的電容量增加了顯示部遮光膜13的像素部遮光區域13a的部分。由此，在向漏極線提供圖像信號(信號電位Vsig)時，可將該圖像信號的電荷充分存儲在漏極線和連接于漏極線上的有助于作為電容量(electric capacitance)的部分中。另外，在n溝道晶體管58因從柵極線提供規定的掃描信號而導通的期間，可經n溝道晶體管58向各像素提供該充分存儲的電荷。由此，可使液晶顯示裝置的畫質提高。
第三實施方式的上述以外的效果與上述第一實施方式的效果一樣。
(第四實施方式)參照圖18來說明第四實施方式中、將本發明適用于有機EL顯示裝置中的實例。
在該第四實施方式的有機EL顯示裝置中，如圖18所示，由作為開關元件的n溝道晶體管68、輔助電容69、陽極70、陰極71、夾持于陽極70與陰極71之間的有機EL元件72和p溝道晶體管73來構成像素部66。另外，像素部66是本發明的‘第一區域’和‘第一電路部’的一例，n溝道晶體管68和p溝道晶體管73是本發明的‘第一晶體管’的一例。
另外，在n溝道晶體管68的柵極電極68a上，連接有柵極線。經該柵極線向n溝道晶體管68的柵極電極68a施加正側電位Vdd與負側電位Vbb。另外，在n溝道晶體管68的漏極區域68b連接于漏極線上的同時，源極區域68c連接于輔助電容69的一個電極與p溝道晶體管73的柵極電極73a。另外，經漏極線向n溝道晶體管68的漏極區域68b施加信號電位Vsig。另外，向輔助電容69的另一電極提供正側電位PVdd。另外，在向p溝道晶體管73的漏極區域73b提供正側電位PVdd的同時，將源極區域73c連接于陽極70上。另外，向陰極71提供各像素部66中共用的接地電位GND(Vcom)。
另外，該第四實施方式的有機EL顯示裝置中，也設置與圖1所示的上述第一實施方式的液晶顯示裝置一樣的顯示部遮光膜13、移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33、時鐘發生電路遮光膜34和電平變換電路遮光膜38。另外，在第四實施方式的有機EL顯示裝置中，覆蓋像素部66(參照圖17)的n溝道晶體管68和p溝道晶體管73雙方的下方來設置圖1所示的第一實施方式的顯示部遮光膜13的像素部遮光區域13a。另外，在第四實施方式的有機EL顯示裝置中，向圖1所示的第一實施方式的顯示部遮光膜13與電平變換電路遮光膜38施加1/2(Vdd+Vbb)的固定電位。另外，在第四實施方式的有機EL顯示裝置中，向圖1所示的第一實施方式的移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34施加1/2(Vdd+Vss)的固定電位。第四實施方式的有機EL顯示裝置的上述以外的構成與上述第一實施方式的液晶顯示裝置的構成一樣。
圖24-圖27是說明本發明第四實施方式的有機EL顯示裝置的像素部的p溝道晶體管動作的電壓波形圖。圖28是表示本發明第四實施方式的有機EL顯示裝置的像素部的p溝道晶體管的電流-電壓特性的圖。下面，參照圖18-圖28，說明本發明第四實施方式的有機EL顯示裝置的像素部的n溝道晶體管和p溝道晶體管的動作。
另外，在以下的動作說明中，說明點反轉驅動方式的有機EL顯示裝置中的像素部的n溝道晶體管和p溝道晶體管的動作。另外，將各提供電位設定為提供給n溝道晶體管的柵極電極的正側電位Vdd約7.5V、提供給p溝道晶體管的漏極區域的正側電位PVdd約8V、負側電位Vbb約-2V、信號電位Vsig約3.5V～約6.5V。另外，設n溝道晶體管的閾值電壓Vth為約1V，p溝道晶體管的閾值電壓Vth為約-2.5V。由此，n溝道晶體管在柵極電極與溝道區域間的電壓為約1V以上時變為導通狀態，p溝道晶體管在柵極電極與溝道區域間的電壓(電位差)為約-2.5V以下時變為導通狀態。另外，n溝道晶體管在柵極電極與溝道區域間的電壓為約0.5V以下時變為截止狀態，p溝道晶體管在柵極電極與溝道區域間的電壓為約-2.0V以上時變為截止狀態。
首先，輸入像素部66的n溝道晶體管68的柵極電極68a的電位(柵極電位Vgate)如圖19所示，被交互切換為正側電位Vdd(約7.5V)與負側電位Vbb(約-2V)。之后，輸入n溝道晶體管68的漏極區域68b的信號電位Vsig的電位在約3.5V～約6.5V的范圍內變化。此時，n溝道晶體管68的溝道區域68d的電位Vch在表示圖19所示波形的同時，在約3.5V～約6.8V的范圍內變化。另外，圖18中的溝道區域68d的電位Vch表示溝道區域68d的中央部附近的電位。此時，n溝道晶體管68的柵極電極68a與漏極區域68b之間的電壓Vgd＝Vgate-Vsig、柵極電極68a與溝道區域68d間的電壓Vgc＝Vgate-Vch按圖20所示的波形變化。
因此，在柵極電位Vgate(參照圖19)為正側電位Vdd(約7.5V)的期間中，n溝道晶體管68的柵極電極68a與溝道區域68d之間的電壓(電位差)Vgc(參照圖20)為約0.7V～約4V范圍的電壓。即，在該期間中，從初始狀態起施加信號電位Vsig的第一個電壓脈沖的期間以外的柵極電極68a與溝道區域68d之間的電壓Vgc(約1V～約4V)為n溝道晶體管68的導通區域的電壓(約1V以上)，所以n溝道晶體管68變為導通狀態。另一方面，在柵極電位Vgate(參照圖19)為負側電位Vbb(約-2V)的期間中，n溝道晶體管68的柵極電極68a與溝道區域68d之間的電壓(電位差)Vgc(參照圖20)為約-8.5V～約-5.5V范圍的電壓。即，在該期間中，柵極電極68a與溝道區域68d之間的電壓Vgc(約-8.5V～約-5.5V)為n溝道晶體管68的截止區域的電壓(約0.5V以下)，所以n溝道晶體管68變為截止狀態。
另外，在第四實施方式中，向覆蓋像素部66的n溝道晶體管68地設置的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的固定電位。由此，顯示部遮光膜13的像素部遮光區域13a的電位Vback如圖21所示，被固定在1/2(Vdd+Vbb)＝約2.75V。此時，像素部遮光區域13a與n溝道晶體管68的漏極區域68b之間的有效電壓(電位差)Vbd＝1/3(Vback-Vsig)、和像素部遮光區域13a與n溝道晶體管68的溝道區域68d之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)分別表示圖22所示的波形。另外，像素部遮光區域13a與n溝道晶體管68的溝道區域68d之間的有效電壓Vbc如圖22所示，在約-1.4V～約-0.3V的范圍內變化。由此，像素部遮光區域13a與溝道區域68d之間的有效電壓Vbc(約-1.4V～約0.3V)如圖23所示，始終為n溝道晶體管68的截止區域的電壓(約0.5V以下)。因此，在將n溝道晶體管68的上部溝道保持為截止狀態的期間，抑制在向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，n溝道晶體管68的下部溝道導通。因此，在該期間，抑制經n溝道晶體管68的下部溝道在漏極區域68b與源極區域68c之間流過電流。
下面，輸入像素部66的p溝道晶體管73的柵極電極73a的電位(柵極電位Vgate(Pch)＝n溝道晶體管68的源極電位Vs)如圖24所示，在約3.5V～約6.5V的范圍內變化。之后，向p溝道晶體管73的漏極區域73b施加正側電位PVdd(約8V)。此時，p溝道晶體管73的溝道區域73d的電位Vch表示圖24所示的波形。由此，p溝道晶體管73的柵極電極73a與漏極區域73b之間的電壓(電位差)Vgd＝Vgate(Pch)-Vd(Pch)、柵極電極73a與溝道區域73d間的電壓(電位差)Vgc＝Vgate(Pch)-Vch(Pch)按圖25所示的波形變化。另外，在柵極電極73a與溝道區域73d之間的電壓Vgc變為p溝道晶體管73的導通區域的電壓(約-2.5V以下)的期間中，p溝道晶體管73變為導通狀態。另一方面，在柵極電極73a與溝道區域73d之間的電壓Vgc變為p溝道晶體管73的截止區域的電壓(約-2V以上)的期間中，p溝道晶體管73變為截止狀態。
另外，在第四實施方式中，向覆蓋像素部66的p溝道晶體管73地設置的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)＝約2.75V的電位。由此，第四實施方式的像素部遮光區域13a的電位Vback如圖26所示，被固定在約2.75V。此時，像素部遮光區域13a與p溝道晶體管73的漏極區域73b之間的有效電壓(電位差)Vbd＝1/3(Vback-Vd(Pch))如圖27所示，變為約-1.75V。另外，像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch(Pch))在表示圖27所示的波形的同時，為約-1.75V～約-0.25V的范圍的電壓。由此，像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc(約-1.75V～約-0.25V)如圖28所示，始終為p溝道晶體管73的截止區域的電壓(約-2V以上)。因此，在將p溝道晶體管73的上部溝道保持為截止狀態的期間，抑制在向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，p溝道晶體管73的下部溝道導通。因此，在該期間，抑制經p溝道晶體管73的下部溝道在漏極區域73b與源極區域73c之間流過電流。
在第四實施方式中，如上所述，在有機EL顯示裝置中，在向顯示部遮光膜13和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位，從而，可將顯示部遮光膜13和電平變換電路遮光膜38固定在1/2(Vdd+Vbb)的電位，同時，可將移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34固定在1/2(Vdd+Vss)的電位。由此，由于顯示部遮光膜13、電平變換電路遮光膜38、移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34中電位不變動，所以可抑制像素部66的n溝道晶體管68和p溝道晶體管73的閾值電壓、和電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29的各自中包含的n溝道晶體管的閾值電壓伴隨這些遮光膜的電位變動而變動。因此，就有機EL顯示裝置而言，可使像素部66的n溝道晶體管68和p溝道晶體管73的動作、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29的各自中包含的n溝道晶體管的動作穩定。
另外，在第四實施方式中，就有機EL顯示裝置而言，在向顯示部遮光膜13的像素部遮光區域13a和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位，由此，可使上述各遮光膜與對應的像素部66的n溝道晶體管68和p溝道晶體管73、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自中包含的n溝道晶體管之間的電壓(電位差)Vbc不超過上述n溝道晶體管或p溝道晶體管各自的閾值電壓Vth。因此，可抑制在向顯示部遮光膜13和電平變換電路遮光膜38提供1/2(Vdd+Vbb)的電位的同時，向移位寄存器電路遮光膜30和37、采樣晶體管遮光膜31、緩沖器遮光膜32、DA轉換器遮光膜33和時鐘發生電路遮光膜34提供1/2(Vdd+Vss)的電位的情況下，像素部66的n溝道晶體管68和p溝道晶體管73的下部溝道、電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自的n溝道晶體管的下部溝道變為導通狀態。由此，可抑制在將像素部66的n溝道晶體管68和p溝道晶體管73的上部溝道、與電平變換電路36、移位寄存器電路25和35、采樣晶體管26、緩沖器27、DA轉換器28和時鐘發生電路29各自的n溝道晶體管的上部溝道保持在截止狀態的期間，上述n溝道晶體管或p溝道晶體管的下部溝道因向對應的遮光膜提供電位而導通所引起的有機EL顯示裝置的動作故障。
第四實施方式的上述以外的效果與上述第一實施方式的效果一樣。
(第五實施方式)在第五實施方式中，與上述第四實施方式不同，說明向有機EL顯示裝置的顯示部遮光膜的像素部遮光區域施加與對應像素部的n溝道晶體管和p溝道晶體管的柵極電極相同的電位的情況。
該第五實施方式的有機EL顯示裝置具有與圖18所示的第四實施方式的像素部66一樣的像素部。其中，在第五實施方式中，圖18所示的第四實施方式的像素部66的n溝道晶體管68和p溝道晶體管73具有經插接件21與中間布線層42連接圖12所示的第二實施方式的柵極電極48a與顯示部遮光膜13的像素部遮光區域13a的構造。另外，在第五實施方式中，將與連接于一個柵極線上的多個n溝道晶體管68(p溝道晶體管73)的柵極電極分別連接的像素部遮光區域13a、和與連接于其它柵極線上的多個n溝道晶體管68(p溝道晶體管73)的柵極電極分別連接的像素部遮光區域13a進行電氣斷開。由此，在第五實施方式中，向圖18所示的第四實施方式的像素部66的n溝道晶體管68和p溝道晶體管73各自的柵極電極68a和73a、與對應的顯示部遮光膜13的像素部遮光區域13a施加相同的電位。第五實施方式的有機EL顯示裝置的上述以外的構成與上述第四實施方式的有機EL顯示裝置的構成一樣。
另外，與上述第四實施方式一樣，向第五實施方式的有機EL顯示裝置的電平變換電路遮光膜施加1/2(Vdd+Vbb)的固定電位。另外，與上述第四實施方式一樣，向第五實施方式的有機EL顯示裝置的H系列驅動器的移位寄存器電路遮光膜、采樣晶體管遮光膜、緩沖器遮光膜、DA轉換器遮光膜、時鐘發生電路遮光膜、和V系列驅動器的移位寄存器電路遮光膜施加1/2(Vdd+Vss)的固定電位。
下面，參照圖29-圖32，說明第五實施方式的有機EL顯示裝置的像素部的n溝道晶體管和p溝道晶體管的動作。
在該第五實施方式的有機EL顯示裝置的像素部66的n溝道晶體管68中，分別向柵極電極68a和漏極區域68b施加與圖19所示的上述第四實施方式的柵極電位Vgate和信號電位Vsig一樣的電位。由此，向第五實施方式的n溝道晶體管68的溝道區域68d施加與圖19所示的第四實施方式的溝道區域68d的電位Vch一樣的電位。因此，在第五實施方式的像素部66的n溝道晶體管68的上部溝道側，執行與上述第四實施方式一樣的動作。
另外，在第五實施方式中，通過連接n溝道晶體管68的柵極電極68a與顯示部遮光膜13的像素部遮光區域13a，將施加于連接在同一柵極線上的多個n溝道晶體管68的柵極電極68a的電位Vgate同樣施加于分別連接于這些多個n溝道晶體管68的柵極電極68a上的像素部遮光區域13a。即，該第五實施方式的施加于顯示部遮光膜13的像素部遮光區域13a上的電位Vback表示與圖19所示的第四實施方式的n溝道晶體管68的柵極電位Vgate相同的波形。另外，在第五實施方式中，在向n溝道晶體管68的柵極電極68a施加正側電位Vdd的期間，向對應的像素部遮光區域13a也施加正側電位Vdd。另一方面，在向n溝道晶體管68的柵極電極68a施加負側電位Vbb的期間，向對應的像素部遮光區域13a也施加負側電位Vbb。另外，第五實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管68的漏極區域68b之間的有效電壓Vbd＝1/3(Vback-Vsig)如圖29所示，表示將圖20所示的第四實施方式的n溝道晶體管68的柵極電極68a與漏極區域68b之間的電壓Vgd的波形電壓值縮小到1/3后的波形。另外，第五實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管68的溝道區域68d之間的有效電壓Vbc＝1/3(Vback-Vch)如圖29所示，表示將圖20所示的第四實施方式的n溝道晶體管68的柵極電極68a與溝道區域68d之間的電壓Vgc的波形電壓值縮小到1/3后的波形。
因此，在n溝道晶體管68的上部溝道為導通狀態的期間中，第五實施方式的顯示部遮光膜13的像素部遮光區域13a、與n溝道晶體管68的溝道區域68d之間的有效電壓(電位差)Vbc在約0.2V～約1.3V的范圍內變化。另一方面，在n溝道晶體管68的上部溝道為截止狀態的期間，第五實施方式的顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管68的溝道區域68d之間的有效電壓(電位差)Vbc在約-2.8V～約-1.8V的范圍內變化。由此，如圖30所示，在第五實施方式的n溝道晶體管68的上部溝道為截止狀態的期間，像素部遮光區域13a與溝道區域68d之間的有效電壓Vbc(約-2.8V～約-1.8V)變為n溝道晶體管68的截止區域的電壓(約0.5V以下)。因此，抑制在n溝道晶體管68的上部溝道為截止狀態的期間，n溝道晶體管68的下部溝道導通。由此，抑制該期間經n溝道晶體管68的下部溝道在漏極區域68b與源極區域68c之間流過電流。
之后，在該第五實施方式的有機EL顯示裝置的像素部66的p溝道晶體管73中，分別向柵極電極73a和漏極區域73b施加與圖24所示的第四實施方式的柵極電位Vgate(Pch)和正側電位PVdd一樣的電位。由此，向第五實施方式的p溝道晶體管73的溝道區域73d施加與圖24所示的第四實施方式的溝道區域73d的電位Vch一樣的電位。因此，在第五實施方式的像素部66的p溝道晶體管73的上部溝道側，執行與上述第四實施方式的p溝道晶體管73一樣的動作。
另外，在第五實施方式中，通過連接p溝道晶體管73的柵極電極73a與顯示部遮光膜13的像素部遮光區域13a，將與施加于柵極電極73a上的柵極電位Vgate(Pch)相同的電位施加于顯示部遮光膜13的像素部遮光區域13a上。即，該第五實施方式的施加于顯示部遮光膜13的像素部遮光區域13a上的電位Vback表示與圖24所示的第四實施方式的柵極電位Vgate(Pch)相同的波形。由此，第五實施方式的顯示部遮光膜13的像素部遮光區域13a與p溝道晶體管73的漏極區域73b之間的有效電壓Vbd＝1/3(Vback-Vd(Pch))如圖31所示，表示將圖25所示的第四實施方式的p溝道晶體管73的柵極電極73a與漏極區域73b之間的電壓Vgd的波形的電壓值縮小到1/3后的波形。另外，第五實施方式的顯示部遮光膜13的像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓Vbc＝1/3(Vback-Vch(Pch))如圖31所示，表示將圖25所示的第四實施方式的p溝道晶體管73的柵極電極73a與溝道區域73d之間的電壓Vgc的波形的電壓值縮小到1/3后的波形。
因此，第五實施方式的顯示部遮光膜13的像素部遮光區域13a、與p溝道晶體管73的溝道區域73d之間的有效電壓Vbc如圖31所示，在約-1.5V～約0V的范圍內變化。由此，如圖32所示，第五實施方式的像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓Vbc(約-1.5V～約0V)變為p溝道晶體管73的截止區域的電壓(約-2V以上)。因此，抑制在p溝道晶體管73的上部溝道為截止狀態的期間、p溝道晶體管73的下部溝道導通。由此，抑制該期間經p溝道晶體管73的下部溝道在漏極區域73b與源極區域73c之間流過電流。
在第五實施方式中，如上所述，就有機EL顯示裝置而言，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部66的n溝道晶體管68的柵極電極68a，向顯示部遮光膜13的像素部遮光區域13a提供與對應的像素部66的n溝道晶體管68的柵極電位Vgate相同的電位，從而，抑制在通過向柵極電極68a施加負側電位Vbb而使n溝道晶體管68的上部溝道保持在截止狀態的期間，因還向像素部遮光區域13a提供負側電位Vbb導致n溝道晶體管68的下部溝道導通。因此，可抑制有機EL顯示裝置的動作故障的產生。
另外，在第五實施方式中，就有機EL顯示裝置而言，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部66的p溝道晶體管73的柵極電極73a，向顯示部遮光膜13的像素部遮光區域13a提供與對應的像素部66的p溝道晶體管73的柵極電位Vgate相同的電位，從而，抑制在將p溝道晶體管73的上部溝道保持在截止狀態的期間，p溝道晶體管73的下部溝道導通。因此，可抑制有機EL顯示裝置的動作故障的產生。
另外，在第五實施方式中，如上所述，就有機EL顯示裝置而言，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部66的n溝道晶體管68的柵極電極68a(p溝道晶體管73的柵極電極73a)，向顯示部遮光膜13的像素部遮光區域13a提供與施加于對應的像素部66的n溝道晶體管68的柵極電極68a(p溝道晶體管73的柵極電極73a)的電位相同的電位，從而可使顯示部遮光膜13的像素部遮光區域13a起像素部66的n溝道晶體管68(p溝道晶體管73)的柵極電極的作用。由此，可使用n溝道晶體管68的柵極電極68a和顯示部遮光膜13的像素部遮光區域13a雙方來驅動n溝道晶體管68，同時，可使用p溝道晶體管73的柵極電極73a和顯示部遮光膜13的像素部遮光區域13a雙方來驅動p溝道晶體管73。由此，可使像素部66的n溝道晶體管68和p溝道晶體管73的驅動能力提高。
另外，圖31所示的第五實施方式的像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓Vbc(約-1.5V～約0V)始終為p溝道晶體管73的截止區域的電壓(約-2V以上)，但若設定各提供電位，使在p溝道晶體管73的上部溝道變為導通狀態期間、電壓Vbc變為p溝道晶體管73的導通區域的電壓(約-2.5V以下)，則可容易地使顯示部遮光膜13的像素部遮光區域13a起p溝道晶體管73的下部溝道側的柵極電極的作用。
第五實施方式的上述以外的效果與上述第一實施方式的效果一樣。
(第六實施方式)在第六實施方式中，與上述第四實施方式不同，說明向有機EL顯示裝置的顯示部遮光膜的像素部遮光區域施加與對應的像素部的n溝道晶體管和p溝道晶體管的漏極區域相同的電位的情況。
該第六實施方式的有機EL顯示裝置具有與圖18所示的第四實施方式的像素部66一樣的像素部。但是，在第六實施方式中，圖18所示的第四實施方式的像素部66的n溝道晶體管68和p溝道晶體管73具有與圖15所示的第三實施方式的n溝道晶體管58一樣的構造。即，在第六實施方式中，圖18所示的第四實施方式的像素部66的n溝道晶體管68和p溝道晶體管73具有經第一層插接件21、第二層插接件53、布線層54和插接件20a連接圖15所示的第三實施方式的漏極區域8b與顯示部遮光膜13的像素部遮光區域13a的構造。另外，也可由第一層插接件21來直接連接漏極區域8b與像素部遮光區域13a。由此，在第六實施方式中，向圖18所示的第四實施方式的像素部66的n溝道晶體管68和p溝道晶體管73各自的漏極區域68b和73b、與對應的顯示部遮光膜13的像素部遮光區域13a施加相同的電位。另外，在第六實施方式中，分開布線部遮光區域13b與像素部遮光區域13a，向布線部遮光區域13b施加適當的電位(1/2(Vdd+Vss))。第六實施方式的有機EL顯示裝置的上述以外的構成與上述第四實施方式的有機EL顯示裝置的構成一樣。
另外，與上述第四實施方式一樣，向第六實施方式的有機EL顯示裝置的電平變換電路遮光膜施加1/2(Vdd+Vbb)的電位。另外，與上述第四實施方式一樣，向第五實施方式的有機EL顯示裝置的H系列驅動器的移位寄存器電路遮光膜、采樣晶體管遮光膜、緩沖器遮光膜、DA轉換器遮光膜、時鐘發生電路遮光膜、和V系列驅動器的移位寄存器電路遮光膜施加1/2(Vdd+Vss)的電位。
下面，參照圖33-圖36，說明第六實施方式的有機EL顯示裝置的像素部的n溝道晶體管和p溝道晶體管的動作。
在該第六實施方式的有機EL顯示裝置的像素部66的n溝道晶體管68中，分別向柵極電極68a和漏極區域68b施加與圖19所示的上述第四實施方式的柵極電位Vgate和信號電位Vsig一樣的電位。此時，向第六實施方式的n溝道晶體管68的溝道區域68d施加與圖19所示的第四實施方式的溝道區域68d的電位Vch一樣的電位。由此，在第六實施方式的像素部66的n溝道晶體管68的上部溝道側，執行與上述第四實施方式一樣的動作。
另外，在第六實施方式中，通過連接n溝道晶體管68的漏極區域68b與對應的顯示部遮光膜13的像素部遮光區域13a，將與施加于漏極區域68b上的信號電位Vsig相同的電位施加于顯示部遮光膜13的像素部遮光區域13a上。由此，第六實施方式的顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管68的漏極區域68b之間的有效電壓Vbd＝1/3(Vback-Vsig)如圖33所示，約為0V。另外，第六實施方式的像素部遮光區域13a與n溝道晶體管68的溝道區域68d之間的有效電壓Vbc＝1/3(Vback-Vch)表示圖33所示的波形，同時，在約-0.2V～約0.4V的范圍下變化。
因此，如圖34所示，第六實施方式的像素部遮光區域13a與n溝道晶體管68的溝道區域68d之間的有效電壓Vbc(約-0.2V～約0.4V)變為n溝道晶體管68的截止區域的電壓(約0.5V以下)。由此，在第六實施方式中，抑制在n溝道晶體管68的上部溝道為截止狀態的期間中，在將與施加于n溝道晶體管68的漏極區域68b上的信號電位Vsig相同的電位施加于顯示部遮光膜13的像素部遮光區域13a的情況下，n溝道晶體管68的下部溝道導通。由此，抑制該期間經n溝道晶體管68的下部溝道在漏極區域68b與源極區域68c之間流過電流。
之后，在該第六實施方式的有機EL顯示裝置的像素部66的p溝道晶體管73中，分別向柵極電極73a和漏極區域73b施加與圖24所示的第四實施方式的柵極電位Vgate(Pch)和正側電位PVdd一樣的電位。此時，向第六實施方式的p溝道晶體管73的溝道區域73d施加與圖24所示的第四實施方式的溝道區域73d的電位Vch一樣的電位。由此，在第六實施方式的像素部66的p溝道晶體管73的上部溝道側，執行與上述第四實施方式的p溝道晶體管73一樣的動作。
另外，在第六實施方式中，通過連接p溝道晶體管73的漏極區域73b與顯示部遮光膜13的像素部遮光區域13a，將與施加于漏極區域73b上的正側電位PVdd(約8V)相同的電位施加于顯示部遮光膜13的像素部遮光區域13a上。由此，第六實施方式的顯示部遮光膜13的像素部遮光區域13a與p溝道晶體管73的漏極區域73b之間的有效電壓Vbd＝1/3(Vback-Vd(Pch))如圖35所示，約為0V。另外，第六實施方式的像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓Vbc＝1/3(Vback-Vch(Pch))表示圖35所示的波形，同時，在約0V～約1.5V的范圍下變化。
因此，如圖36所示，第六實施方式的像素部遮光區域13a與p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc(約0V～約1.5V)變為p溝道晶體管73的截止區域的電壓(約-2V以上)。由此，在第六實施方式中，抑制在p溝道晶體管73的上部溝道為截止狀態的期間中，在將與施加于漏極區域73b上的正側電位PVdd相同電位施加于對應的顯示部遮光膜13的像素部遮光區域13a的情況下，p溝道晶體管73的下部溝道導通。由此，抑制該期間經p溝道晶體管73的下部溝道在漏極區域73b與源極區域73c之間流過電流。
在第六實施方式中，如上所述，像素部66的n溝道晶體管68的溝道區域68d的電位在漏極區域68b的電位(信號電位Vsig)變化的電壓范圍內，且為對應于漏極區域68b的電位(信號電位Vsig)的電位。由此，就有機EL顯示裝置而言，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部66的n溝道晶體管68的漏極區域68b，向顯示部遮光膜13的像素部遮光區域13a提供與施加于對應的像素部66的n溝道晶體管68的漏極區域68b上的信號電位Vsig相同的電位，從而可將顯示部遮光膜13的像素部遮光區域13a與對應的n溝道晶體管68的溝道區域68b之間的有效電壓(電位差)Vbc控制在約-0.2V～約0.4V的范圍內。因此，可將顯示部遮光膜13的像素部遮光區域13a與對應的n溝道晶體管68的溝道區域68b之間的有效電壓(電位差)Vbc控制在n溝道晶體管68的截止區域的電壓范圍內(約0.5V以下)。由此，可抑制因向顯示部遮光膜13的像素部遮光區域13a施加與施加于漏極區域68b上的信號電位Vsig相同的電位、而在n溝道晶體管68的上部溝道截止時、n溝道晶體管68的下部溝道導通。因此，可抑制有機EL顯示裝置的動作故障的產生。
另外，在第六實施方式中，像素部66的p溝道晶體管73的溝道區域73d的電位為對應于漏極區域73b的正側電位PVdd的規定范圍內的電位。由此，就有機EL顯示裝置而言，通過連接顯示部遮光膜13的像素部遮光區域13a與對應的像素部66的p溝道晶體管73的漏極區域73b，向顯示部遮光膜13的像素部遮光區域13a提供與施加于對應的像素部66的p溝道晶體管73的漏極區域73b上的正側電位PVdd相同的電位，從而可將顯示部遮光膜13的像素部遮光區域13a與對應的p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc控制在約0V～約1.5V的范圍內。因此，可將顯示部遮光膜13的像素部遮光區域13a與對應的p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc控制在p溝道晶體管73的截止區域的電壓范圍內(約-2V以上)。由此，可抑制因向顯示部遮光膜13的像素部遮光區域13a施加與施加于漏極區域73b上的正側電位PVdd相同的電位、而在p溝道晶體管73的上部溝道截止時、p溝道晶體管73的下部溝道導通。因此，也可抑制有機EL顯示裝置的動作故障的產生。
另外，在第六實施方式中，通過連接顯示部遮光膜13的像素部遮光區域13a與n溝道晶體管68的漏極區域68b，連接于n溝道晶體管68的漏極區域68b上的漏極線的電容增加了顯示部遮光膜13的像素部遮光區域13a的部分。由此，在向漏極線提供圖像信號(信號電位Vsig)時，可將該圖像信號的電荷充分存儲在漏極線和連接于漏極線上的作為電容量而貢獻的部分中。另外，在n溝道晶體管68因從柵極線提供規定的掃描信號而導通的期間，可經n溝道晶體管68向p溝道晶體管73的柵極提供該充分存儲的電荷。由此，與漏極線的電容小的情況不同，可將提供給漏極線的圖像信號的信號電位Vsig充分傳遞到p溝道晶體管73a的柵極，所以可確實對應于圖像信號的信號電位Vsig來控制p溝道晶體管73的導通狀態(截止狀態)。因此，可對應于圖像信號來正確控制經p溝道晶體管73施加于有機EL顯示裝置72的電位，所以可使有機EL顯示裝置的畫質提高。
第六實施方式的上述以外的效果與上述第一實施方式的效果一樣。
(第七實施方式)
在第七實施方式中，與上述第四實施方式不同，說明向有機EL顯示裝置的像素部的p溝道晶體管下方配置的顯示部遮光膜的像素部遮光區域施加向p溝道晶體管的漏極區域施加的正側電位PVdd，同時，向像素部的n溝道晶體管下方配置的顯示部遮光膜的像素部遮光區域施加1/2(Vdd+Vbb)的電位的情況。
該第七實施方式的有機EL顯示裝置具有與圖18所示的第四實施方式的像素部66一樣的像素部。其中，在第七實施方式中，對圖18所示的第四實施方式的像素部66的p溝道晶體管73下方配置的顯示部遮光膜13的像素部遮光區域13a，連接有與p溝道晶體管73的漏極區域73b上連接的提供正側電位PVdd的信號線。由此，在第七實施方式中，向像素部66的p溝道晶體管73下方配置的顯示部遮光膜13的像素部遮光區域13a提供正側電位PVdd。第七實施方式的有機EL顯示裝置的上述以外的構成與上述第四實施方式的有機EL顯示裝置的構成一樣。
另外，與上述第四實施方式一樣，向第七實施方式的像素部66的布線部遮光區域13b和n溝道晶體管68下方配置的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位。另外，與上述第四實施方式一樣，向第七實施方式的有機EL顯示裝置的電平變換電路遮光膜施加1/2(Vdd+Vbb)的電位。另外，與上述第四實施方式一樣，向第七實施方式的有機EL顯示裝置的H系列驅動器的移位寄存器電路遮光膜、采樣晶體管遮光膜、緩沖器遮光膜、DA轉換器遮光膜、時鐘發生電路遮光膜、和V系列驅動器的移位寄存器電路遮光膜施加1/2(Vdd+Vss)的電位。
下面，說明第七實施方式的有機EL顯示裝置的像素部的n溝道晶體管和p溝道晶體管的動作。
該第七實施方式的有機EL顯示裝置的像素部66的n溝道晶體管68通過執行與上述實施方式4的像素部66的n溝道晶體管68完全一樣的動作，抑制在n溝道晶體管68的上部溝道為截止狀態的期間、n溝道晶體管68的下部溝道導通。
另外，在第七實施方式的像素部66的p溝道晶體管73中，向柵極電極73a施加與圖24所示的第四實施方式的柵極電位Vgate(Pch)一樣的電位，同時，向漏極區域73b施加正側電位PVdd(約8V)。此時，第七實施方式的p溝道晶體管73的溝道區域73d的電位Vch(Pch)表示與圖24所示的第四實施方式的溝道區域73d的電位Vch(Pch)一樣的波形。由此，在第七實施方式的p溝道晶體管73的上部溝道側，執行與上述第四實施方式的p溝道晶體管73一樣的動作。
另外，在第七實施方式中，向p溝道晶體管73下方配置的顯示部遮光膜13的像素部遮光區域13a施加正側電位PVdd(約8V)。由此，在第七實施方式的p溝道晶體管73的下部溝道側，執行與上述第六實施方式的p溝道晶體管73的下部溝道側一樣的動作。從而抑制在p溝道晶體管73的上部溝道為截止狀態的期間、p溝道晶體管73的下部溝道導通。
在第七實施方式中，如上所述，p溝道晶體管73的溝道區域73d的電位變為對應于漏極區域73b的正側電位PVdd的規定范圍內的電位。由此，就有機EL顯示裝置而言，通過向像素部66的p溝道晶體管73下方配置的顯示部遮光膜13的像素部遮光區域13a施加與向p溝道晶體管73的漏極區域73b施加的正側電位PVdd相同的電位，可將顯示部遮光膜13的像素部遮光區域13a與對應的p溝道晶體管73的溝道區域73d之間的有效電壓(電位差)Vbc控制在p溝道晶體管73的截止區域的電壓范圍內(約-2V以上)。因此，可容易地確實抑制由于向顯示部遮光膜13的像素部遮光區域13a施加正側電位PVdd而在像素部66的p溝道晶體管73截止時、像素部66的p溝道晶體管73導通。結果，可抑制有機EL顯示裝置的動作故障的產生。
第七實施方式的上述以外的效果與上述第四實施方式的效果一樣。
(第八實施方式)在第八實施方式中，說明在液晶顯示裝置的外圍電路設置由n溝道晶體管和p溝道晶體管構成的CMOS電路的情況。
在第八實施方式的液晶顯示裝置中，在圖1所示的第一實施方式的液晶顯示裝置的移位寄存器電路25和35、DA轉換器28、時鐘發生電路29和電平變換電路36中，設置圖37所示的由n溝道晶體管81和p溝道晶體管82構成的CMOS電路83。另外，該n溝道晶體管81和p溝道晶體管82是本發明‘第二晶體管’的一例。另外，相互連接n溝道晶體管81的柵極電極81a和p溝道晶體管82的柵極電極82a。由此，向n溝道晶體管81的柵極電極81a和p溝道晶體管82的柵極電極82a施加相同電位。另外，向p溝道晶體管82的源極區域82b施加正側電位Vdd，同時，向n溝道晶體管81的源極區域81a施加負側電位Vbb。另外，n溝道晶體管81和p溝道晶體管82具有共用的漏極區域84。
另外，在第八實施方式中，如圖1所示，分別設置移位寄存器電路遮光膜30和37、DA轉換器遮光膜33、時鐘發生電路遮光膜34和電平變換電路遮光膜38，以覆蓋移位寄存器電路25和35、DA轉換器28、時鐘發生電路29和電平變換電路36中設置的CMOS電路83的下方。另外，在第八實施方式中，向移位寄存器電路遮光膜30和37、DA轉換器遮光膜33、時鐘發生電路遮光膜34和電平變換電路遮光膜38分別施加1/2(Vdd+Vbb)＝約2.75V的電位。
第八實施方式的液晶顯示裝置的上述以外的構成與上述第一實施方式的液晶顯示裝置的構成一樣。另外，與上述第一實施方式一樣，向第八實施方式的像素部的n溝道晶體管下方配置的顯示部遮光膜的像素部遮光區域施加1/2(Vdd+Vbb)的電位。另外，與上述第一實施方式一樣，向第八實施方式的液晶顯示裝置的采樣晶體管遮光膜與緩沖器遮光膜施加1/2(Vdd+Vss)的電位。
下面，參照圖37和圖38，說明本發明第八實施方式的液晶顯示裝置的外圍電路中包含的CMOS電路83的動作。另外，設構成CMOS電路83的n溝道晶體管的閾值電壓Vth約為1V，p溝道晶體管的閾值電壓Vth約為-2.5V。由此，就CMOS電路83而言，n溝道晶體管在柵極電極與溝道區域之間的電壓為約1V以上時為導通狀態，p溝道晶體管在柵極電極與溝道區域之間的電壓為約-2.5V以下時為導通狀態。另外，就CMOS電路83而言，n溝道晶體管在柵極電極與溝道區域之間的電壓為約0.5V以下時為截止狀態，p溝道晶體管在柵極電極與溝道區域之間的電壓為約-2V以上時為截止狀態。
在第八實施方式中，當CMOS電路83的n溝道晶體管81的上部溝道為截止狀態、且向n溝道晶體管81的源極區域81b和漏極區域84之一施加約7.5V的電位時，在向對應的遮光膜施加1/2(Vdd+Vbb)＝約2.75V的電位的情況下，該遮光膜與CMOS電路83的n溝道晶體管81的溝道區域81c之間的有效電壓(電位差)Vbc如圖38所示，為約0.4V。此時，當CMOS電路83的n溝道晶體管81的上部溝道為截止狀態時，對應的遮光膜與n溝道晶體管81的溝道區域81c之間的有效電壓(電位差)Vbc變為n溝道晶體管81的截止區域的電壓。由此，抑制此時n溝道晶體管81的下部溝道導通。
另外，當n溝道晶體管81的上部溝道為截止狀態、且向n溝道晶體管81的源極區域81b和漏極區域84施加相同電位時，在向對應的遮光膜施加1/2(Vdd+Vbb)＝約2.75V的電位的情況下，該遮光膜與n溝道晶體管81的溝道區域81c之間的有效電壓(電位差)Vbc有時為圖38所示的約0.4V以外的電壓。此時，由于n溝道晶體管81的源極區域81b和漏極區域84之間不產生電位差，所以源極區域81b和漏極區域84之間不流過泄漏電流。
另一方面，當CMOS電路83的p溝道晶體管82的上部溝道(柵極電極82a側的溝道)為截止狀態、且向p溝道晶體管82的源極區域82b和漏極區域84之一施加約7.5V的電位時，在向對應的遮光膜施加1/2(Vdd+Vbb)＝約2.75V的電位的情況下，該遮光膜與CMOS電路83的p溝道晶體管82的溝道區域82c之間的有效電壓(電位差)Vbc如圖38所示，為約0.4V。由此，當CMOS電路83的p溝道晶體管82的上部溝道為截止狀態時，對應的遮光膜與p溝道晶體管82的溝道區域82c之間的有效電壓Vbc變為p溝道晶體管82的截止區域的電壓(約-2V以上)。由此，抑制此時p溝道晶體管82的下部溝道(遮光膜側的溝道)導通。
另外，當p溝道晶體管82的上部溝道為截止狀態、且向p溝道晶體管82的源極區域82b和漏極區域84施加相同電位時，在向對應的遮光膜施加1/2(Vdd+Vbb)＝約2.75V的電位的情況下，該遮光膜與p溝道晶體管82的溝道區域82c之間的有效電壓(電位差)Vbc有時為圖38所示的約0.4V以外的電壓。此時，由于p溝道晶體管82的源極區域82b和漏極區域84之間不產生電位差，所以源極區域82b和漏極區域84之間不流過泄漏電流。
在第八實施方式中，如上所述，通過向移位寄存器電路遮光膜30和37、DA轉換器遮光膜33、時鐘發生電路遮光膜34和電平變換電路遮光膜38施加1/2(Vdd+Vbb)的電位，當與上述各遮光膜對應的CMOS電路83的n溝道晶體管81和p溝道晶體管82的上部溝道為截止狀態時，可將各遮光膜與對應的n溝道晶體管81和p溝道晶體管82各自的溝道區域81c和82c之間的電壓Vbc變為n溝道晶體管61和p溝道晶體管62分別變為截止狀態的電壓。因此，可抑制當將CMOS電路83的n溝道晶體管81和p溝道晶體管82的上部溝道分別保持在截止狀態時，n溝道晶體管61和p溝道晶體管62的下部溝道導通。由此，可抑制外圍電路中包含CMOS電路的液晶顯示裝置產生動作故障。
下面，參照圖39，說明施加于遮光膜的電位、與對應于該遮光膜的p溝道晶體管和n溝道晶體管的閾值電壓Vth(設計值)的關系。另外，在圖39中，表示將p溝道晶體管和n溝道晶體管與它們下方配置的遮光膜之間的絕緣膜厚度設為p溝道晶體管和n溝道晶體管的柵極絕緣膜厚度的3倍時、施加于遮光膜的電位與p溝道晶體管和n溝道晶體管的閾值電壓Vth的關系。
這里，參照圖39，討論上述第一和第四實施方式。在上述第一實施方式的液晶顯示裝置中，顯示部遮光膜13(參照圖1)的像素部遮光區域13a與對應的像素部6的n溝道晶體管8的溝道區域8d之間的有效電壓Vbc變為約-1.4V～約0.1V。另外，在第一實施方式中，向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)＝約1.5V的電位。此時，從圖39可知，由于n溝道晶體管8的閾值電壓Vth從約1.0V到約0.8V下降約0.2V，所以n溝道晶體管8的導通區域的電壓范圍(約1V以上)和截止區域的電壓范圍(約0.5V以下)向下降約0.2V的方向移位。此時，顯示部遮光膜13的像素部遮光區域13a與對應的n溝道晶體管8的溝道區域8d之間的有效電壓Vbc(約-1.4V～約0.1V)被維持在移位后的n溝道晶體管8的截止區域的電壓范圍(約0.3V以下)內。由此，在第一實施方式的像素部6的n溝道晶體管8的上部溝道為截止狀態的期間，通過向對應的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位，在n溝道晶體管8的閾值電壓Vth降低的情況下，也將n溝道晶體管8的下部溝道保持在截止狀態。
另外，在基于上述第四實施方式的有機EL顯示裝置中，在顯示部遮光膜13的像素部遮光區域13a和對應的像素部66(參照圖18)的n溝道晶體管68的溝道區域68d之間的有效電壓Vbc變為約-1.4V～約-0.3V。此外，在第四實施方式中，向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)＝約2.75V的電位。此時，從圖39可知，由于n溝道晶體管68的閾值電壓Vth從約1.0V到約0.6V下降約0.4V，所以n溝道晶體管68的導通區域的電壓范圍(約1V以上)和截止區域的電壓范圍(約0.5V以下)向下降約0.4V的方向移位。此時，顯示部遮光膜13的像素部遮光區域13a與對應的n溝道晶體管68的溝道區域68d之間的有效電壓Vbc(約-1.4V～約-0.3V)被維持在移位后的n溝道晶體管68的截止區域的電壓范圍(約0.1V以下)內。由此，在第四實施方式的像素部66的n溝道晶體管68的上部溝道為截止狀態的期間，通過向對應的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，也將n溝道晶體管68的下部溝道保持在截止狀態。
此外，在上述第四實施方式的有機EL顯示裝置中，通過向顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)＝約2.75V的電位，從圖39可知，像素部66的p溝道晶體管73的閾值電壓Vth從約-2.5V下降到約-2.9V。由此，像素部66的p溝道晶體管73的導通區域的電壓范圍(-2.5V以下)和截止區域的電壓范圍(-2V以上)向下降的方向移位。因此，p溝道晶體管73的截止區域的電壓范圍增大。此時，顯示部遮光膜13的像素部遮光區域13a與對應的p溝道晶體管73的溝道區域73d之間的有效電壓Vbc被維持在移位后的p溝道晶體管73的截止區域的電壓范圍內。由此，在第四實施方式的像素部66的p溝道晶體管73的上部溝道為截止狀態的期間，在向對應的顯示部遮光膜13的像素部遮光區域13a施加1/2(Vdd+Vbb)的電位的情況下，也將p溝道晶體管73的下部溝道保持在截止狀態。
(第九實施方式)參照圖40-圖42，在第九實施方式中，與上述第四-第七實施方式不同，說明在像素部分別設置對應于n溝道晶體管的遮光膜與對應于p溝道晶體管的遮光膜的情況。另外，圖40-圖42中，圖中的Vdd、PVdd、Vbb和Vsig的各個電位與上述第四實施方式一樣。即，Vdd和PVdd的電位分別為約7.5V和約8V。另外，Vbb的電位為約-2V，Vsig的電位為約3.5V～約6.5V。
第九實施方式的有機EL顯示裝置如圖40所示，具備有機EL顯示面板91、和裝配于有機EL顯示面板91上的外部電路部92。有機EL顯示面板91包含顯示部93、和設置在顯示部93外圍的H系列驅動器94和V系列驅動器95。另外，在顯示部93中，將多個像素部96配置成矩陣狀。
各像素部96如圖41所示，由作為開關元件的n溝道晶體管101、輔助電容102、陽極103、陰極104、夾持在陽極103與陰極104中的有機EL元件105、和作為驅動晶體管的p溝道晶體管106構成。n溝道晶體管101被配置于圖40所示的像素部96的規定區域96a中，同時，p溝道晶體管106被配置于圖40所示的像素部96的規定區域96a以外的規定區域96b中。另外，n溝道晶體管101和p溝道晶體管106分別是本發明的‘第一晶體管’和‘第二晶體管’的一例。另外，區域96a和96b分別是本發明的‘第一區域’和‘第二區域’的一例。另外，n溝道晶體管101和p溝道晶體管106具有與上述第四實施方式的n溝道晶體管68和p溝道晶體管73一樣的構造。即，n溝道晶體管101的閾值電壓Vth為約1V，p溝道晶體管106的閾值電壓Vth為約-2.5V。
另外，如圖41所示，n溝道晶體管101的柵極電極101a連接于柵極線GL上。經該柵極線GL，向n溝道晶體管101的柵極電極101a施加正側電位Vdd(約7.5V)和負側電位Vbb(約-2V)。另外，n溝道晶體管101的漏極區域101b連接于漏極線DL上。經該漏極線DL，向n溝道晶體管101的漏極區域101b提供圖像信號的信號電位Vsig(約3.5V～約6.5V)。n溝道晶體管101的源極區域101c連接于輔助電容102的一個電極與p溝道晶體管106的柵極電極106a上。p溝道晶體管106的漏極區域106b連接于布線97上。經該布線97，向p溝道晶體管106的漏極區域106b提供正側電位PVdd(約8V)。p溝道晶體管106的源極區域106c連接于陽極103上。另外，向輔助電容102的另一電極提供正側電位PVdd(約8V)，同時，向陰極104提供各像素部96共用的接地電位GND(Vcom)。另外，圖41所示的第九實施方式的像素部96的電路構成與圖18所示的第四實施方式的像素部66的電路構成一樣。
另外，如圖40所示，H系列驅動器94包含H系列移位寄存器電路111和模擬開關112。模擬開關112如圖42所示，由n溝道晶體管121和p溝道晶體管122構成。該n溝道晶體管121和p溝道晶體管122的閾值電壓Vth分別為約1V和約-2.5V。另外，圖42中僅圖示對應于1條漏極線DL的一個開關。
作為模擬開關112的具體電路構成，在連接n溝道晶體管121的漏極區域與p溝道晶體管122的源極區域的同時，連接n溝道晶體管121的源極區域與p溝道晶體管122的漏極區域。另外，向n溝道晶體管121的漏極區域(p溝道晶體管122的源極區域)輸入圖像信號的信號電位Vsig，同時，在n溝道晶體管121的源極區域(p溝道晶體管122的漏極區域)上連接漏極線DL。另外，向n溝道晶體管121的柵極電極輸入H系列移位寄存器電路111(參照圖40)的輸出信號S1，同時，向p溝道晶體管122的柵極電極輸入H系列移位寄存器電路111的輸出信號S2。另外，n溝道晶體管121配置于模擬開關112的區域112a中，同時，p溝道晶體管122配置于模擬開關112的區域112a以外的區域112b中。
另外，如圖40所示，V系列驅動器95包含V系列移位寄存器電路113和電平變換電路114。另外，漏極線DL經模擬開關112連接于H系列移位寄存器電路111上，同時，柵極線GL經電平變換電路114連接于V系列移位寄存器電路113上。
另外，外部電路部92包含電位生成電路部92a和92b。電位生成電路部92a連接于布線97上，同時，具有生成PVdd(約8V)電位的功能。由此，經布線97向p溝道晶體管106的漏極區域106b(參照圖41)提供PVdd(約8V)的電位。另外，電位生成電路部92b具有生成Vbb(約-2V)的電位的功能。另外，該電位生成電路部92b連接于電平變換電路114的L電平側的電源布線(未圖示)上。
這里，在第九實施方式中，設置n溝道晶體管用遮光膜98，以覆蓋像素部96的區域96a(圖41所示n溝道晶體管101)的下方，同時，設置p溝道晶體管用遮光膜99，以覆蓋像素部96的區域96b(圖41所示p溝道晶體管106)的下方。另外，n溝道晶體管用遮光膜98是本發明的‘第一遮光膜’的一例，p溝道晶體管用遮光膜99是本發明的‘第二遮光膜’的一例。
作為具體構造，n溝道晶體管用遮光膜98具有覆蓋多個像素部96的區域96a(n溝道晶體管101)各自下方的多個遮光部98a、對1條柵極線GL各設置1個的多個線狀部98b、和連結多個線狀部98b的一個連結部98c。n溝道晶體管用遮光膜98的對應于規定柵極線GL的規定數量遮光部98a連接于與n溝道晶體管用遮光膜98的對應于規定柵極線GL的一個線狀部98b上。另外，n溝道晶體管用遮光膜98的多個線狀部98b沿柵極線GL延伸地形成，同時，該n溝道晶體管用遮光膜98的多個線狀部98b的一個端部在顯示部93的外側連接于n溝道晶體管用遮光膜98的一個連結部98c上。另外，n溝道晶體管用遮光膜98的連結部98c連接于外部電路部92的電位生成電路部92b上。即，從外部電路部92的電位生成電路部92b向n溝道晶體管用遮光膜98提供Vbb(約-2V)的固定電位。
在該第九實施方式中，與圖3所示的第一實施方式一樣，在n溝道晶體管101(參照圖41)與n溝道晶體管用遮光膜98的遮光部98a之間，設置具有n溝道晶體管101的柵極絕緣膜(未圖示)厚度的約3倍厚度的絕緣膜(未圖示)。因此，當向n溝道晶體管用遮光膜98提供電位時、從n溝道晶體管用遮光膜98的遮光部98a施加于溝道區域101d(參照圖41)的電場強度為向柵極電極101a(參照圖41)提供相同電位時、從柵極電極101a施加于溝道區域101d的電場強度的約1/3。因此，作為n溝道晶體管用遮光膜98的遮光部98a與溝道區域101d之間的有效電壓(電位差)Vbc，設為n溝道晶體管用遮光膜98的遮光部98a的電位Vback與溝道區域101d的電位Vch的電位差的1/3電壓。即，n溝道晶體管用遮光膜98的遮光部98a與溝道區域101d之間的有效電壓Vbc為1/3(Vback-Vch)。
另外，p溝道晶體管用遮光膜99具有覆蓋多個像素部96的區域96b(p溝道晶體管106)各自下方的多個遮光部99a、對1條柵極線GL各設置1個的多個線狀部99b、和連結多個線狀部99b的一個連結部99c。p溝道晶體管用遮光膜99的與規定柵極線GL對應的規定數量遮光部99a連接于p溝道晶體管用遮光膜99的與規定柵極線GL對應的一個線狀部99b上。另外，p溝道晶體管用遮光膜99的多個線狀部99b沿柵極線GL延伸地形成，同時，該p溝道晶體管用遮光膜99的多個線狀部99b的一個端部在顯示部93的外側連接于p溝道晶體管用遮光膜99的一個連結部99c上。另外，p溝道晶體管用遮光膜99的連結部99c在顯示部93的外側連接于布線97上。即，從外部電路部92的電位生成電路部92a經布線97向p溝道晶體管用遮光膜99提供PVdd(約8V)的固定電位。
在該第九實施方式中，與圖3所示的第一實施方式一樣，在p溝道晶體管106(參照圖41)與p溝道晶體管用遮光膜99的遮光部99a之間，設置具有p溝道晶體管106的柵極絕緣膜(未圖示)厚度的約3倍厚度的絕緣膜(未圖示)。因此，當向p溝道晶體管用遮光膜99提供電位時、從p溝道晶體管用遮光膜99的遮光部99a施加于溝道區域106d(參照圖41)的電場強度為向柵極電極106a(參照圖41)提供相同電位時、從柵極電極106a施加于溝道區域106d的電場強度的約1/3。因此，作為p溝道晶體管用遮光膜99的遮光部99a與溝道區域106d之間的有效電壓(電位差)Vbc(Pch)，設為p溝道晶體管用遮光膜99的遮光部99a的電位Vback(Pch)與溝道區域106d的電位Vch(Pch)的電位差的1/3電壓。即，p溝道晶體管用遮光膜99的遮光部99a與溝道區域106d之間的有效電壓Vbc(Pch)為1/3(Vback(Pch)-Vch(Pch))。
下面，參照圖40和圖41，說明第九實施方式的有機EL顯示裝置的動作。另外，像素部96的n溝道晶體管101(參照圖41)中的電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化與圖19和圖20所示的第四實施方式一樣。另外，像素部96的p溝道晶體管106(參照圖41)中的電壓(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))變化與圖24和圖25所示的第四實施方式一樣。
另外，在第九實施方式中，由于向設置于n溝道晶體管101下方的n溝道晶體管用遮光膜98(參照圖40)提供Vbb(約-2V)的固定電壓，所以n溝道晶體管用遮光膜98的電位Vback被固定在Vbb(約-2V)。另外，n溝道晶體管101的溝道區域101d的電位Vch在約3.5V～約6.5V的范圍內變化。
因此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-1.8V～約-2.8V的范圍內變化。由此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓Vbc(約-1.8V～約-2.8V)始終是n溝道晶體管101的截止區域的電壓(約0.5V以下)。結果，抑制在將n溝道晶體管101的上部溝道保持在截止狀態的期間、n溝道晶體管101的下部溝道導通。因此，抑制在該期間經n溝道晶體管101的下部溝道向漏極區域101b與源極區域101c之間流過電流。
另外，在第九實施方式中，由于向設置于p溝道晶體管106下方的p溝道晶體管用遮光膜99(參照圖40)提供PVdd(約8V)的固定電位，所以p溝道晶體管用遮光膜99的電位Vback(Pch)被固定在PVdd(約8V)。另外，向p溝道晶體管106的漏極區域106b提供與提供給p溝道晶體管用遮光膜99的電位相同的PVdd(約8V)的固定電位。
因此，在第九實施方式中，與上述第六實施方式一樣，p溝道晶體管用遮光膜99的遮光部99a與p溝道晶體管106的溝道區域106d之間的有效電壓(電位差)Vbc(Pch)＝1/3(Vback(Pch)-Vch(Pch))在約0V～約1.5V的范圍內變化。由此，p溝道晶體管用遮光膜99的遮光部99a與p溝道晶體管106的溝道區域106d之間的有效電壓Vbc(Pch)(約0V～約1.5V)始終是p溝道晶體管106的截止區域的電壓(約-2V以上)。結果，抑制在將p溝道晶體管106的上部溝道保持在截止狀態的期間、p溝道晶體管106的下部溝道導通。因此，抑制在該期間經p溝道晶體管106的下部溝道而在漏極區域106b與源極區域106c之間流過電流。
在第九實施方式中，如上所述，就像素部96而言，在向對應于n溝道晶體管101的n溝道晶體管用遮光膜98提供Vbb的電位的同時，向對應于p溝道晶體管106的p溝道晶體管用遮光膜99提供PVdd的電位，由此，在可將n溝道晶體管用遮光膜98固定在Vbb的電位的同時，可將p溝道晶體管用遮光膜99固定在PVdd的電位。由此，就像素部96而言，可抑制n溝道晶體管101的閾值電壓Vth伴隨n溝道晶體管用遮光膜98的電位變動而變動，同時，可抑制像素部96的p溝道晶體管106的閾值電壓Vth伴隨p溝道晶體管用遮光膜99的電位變動而變動。因此，就像素部96而言，可使n溝道晶體管101和p溝道晶體管106的動作穩定。
另外，在第九實施方式中，如上所述，就像素部96而言，通過向對應于n溝道晶體管101的n溝道晶體管用遮光膜98提供Vbb的電位，同時，向對應于p溝道晶體管106的p溝道晶體管用遮光膜99提供PVdd的電位，可使n溝道晶體管用遮光膜98與n溝道晶體管101的溝道區域101d之間的有效電壓Vbc不超過n溝道晶體管101的閾值電壓Vth，同時，可使p溝道晶體管用遮光膜99與p溝道晶體管106的溝道區域106d之間的有效電壓Vbc(Pch)不超過p溝道晶體管106的閾值電壓Vth。因此，就像素部96而言，可抑制即使在向n溝道晶體管用遮光膜98提供Vbb的電位、并向p溝道晶體管用遮光膜99提供PVdd的電位時，n溝道晶體管101和p溝道晶體管106變為導通狀態。由此，就像素部96而言，可抑制將n溝道晶體管101和p溝道晶體管106保持在截止狀態的期間、由于向n溝道晶體管用遮光膜98和p溝道晶體管用遮光膜99提供電位而使n溝道晶體管101和p溝道晶體管106導通，造成有機EL顯示裝置的動作不穩定等故障。
另外，在第九實施方式中，如上所述，通過由一個n溝道晶體管用遮光膜98覆蓋多個像素部96各自的n溝道晶體管101的下方，同時，由一個p溝道晶體管用遮光膜99覆蓋多個像素部96各自的p溝道晶體管106的下方，與對多個n溝道晶體管101(p溝道晶體管106)各設置一個n溝道晶體管用遮光膜98(p溝道晶體管用遮光膜99)，同時，對該多個n溝道晶體管用遮光膜98(p溝道晶體管用遮光膜99)分別提供規定電位的情況相比，可使向n溝道晶體管用遮光膜98(p溝道晶體管用遮光膜99)提供電位的布線等的數量減少。由此，可就布線數量減少的部分來抑制包含多個像素部96的顯示部93增大，所以可抑制有機EL顯示裝置大型化。
另外，在第九實施方式中，如上所述，就像素部96而言，通過在n溝道晶體管101與n溝道晶體管用遮光膜98之間設置具有n溝道晶體管101的柵極絕緣膜(未圖示)厚度的約3倍厚度的絕緣膜(未圖示)，可在n溝道晶體管用遮光膜98起不期望的柵極電極的情況下，即使當向n溝道晶體管用遮光膜98施加Vbb電位時，由于設置在n溝道晶體管101與n溝道晶體管用遮光膜98之間的起柵極絕緣膜作用的絕緣膜厚度大，所以可抑制施加于n溝道晶體管用遮光膜98上的Vbb電位影響n溝道晶體管101的溝道區域101d。由此，可抑制由于向n溝道晶體管用遮光膜98施加Vbb的電位而導致n溝道晶體管101的閾值電壓Vth的變化變大的所謂缺陷。
另外，在第九實施方式中，如上所述，就像素部96而言，通過在p溝道晶體管106與p溝道晶體管用遮光膜99之間設置具有p溝道晶體管106的柵極絕緣膜(未圖示)厚度的約3倍厚度的絕緣膜(未圖示)，可在p溝道晶體管用遮光膜99起不期望的柵極電極的情況下，即使當向p溝道晶體管用遮光膜99施加PVdd電位時，由于設置在p溝道晶體管106與p溝道晶體管用遮光膜99之間的起柵極絕緣膜作用的絕緣膜厚度大，所以可抑制施加于p溝道晶體管用遮光膜99上的PVdd電位影響p溝道晶體管106的溝道區域106d。由此，可抑制由于向p溝道晶體管用遮光膜99施加PVdd的電位而導致p溝道晶體管106的閾值電壓Vth的變化變大的所謂缺陷。
(第十實施方式)參照圖43，在第十實施方式中，說明與圖40所示的第九實施方式不同，就像素部而言，不設置覆蓋p溝道晶體管下方的遮光膜、而僅設置覆蓋起開關元件作用的n溝道晶體管下方的n溝道晶體管用遮光膜的情況。
在該第十實施方式中，如圖43所示，與圖40所示的第九實施方式一樣，設置n溝道晶體管用遮光膜98，以覆蓋像素部96的區域96a(圖41所示的起開關元件作用的n溝道晶體管101)的下方。另一方面，在第十實施方式中，與圖40所示的第九實施方式不同，不設置覆蓋像素部96的區域96b(圖41所示的p溝道晶體管106)下方的p溝道晶體管用遮光膜。另外，區域96a是本發明的‘第一區域’和‘第一電路部’的一例，n溝道晶體管101是本發明的‘第一晶體管’的一例。另外，n溝道晶體管用遮光膜98是本發明的‘第一遮光膜’和‘像素部遮光膜’的一例。
另外，在第十實施方式中，設置模擬開關用遮光膜131，以覆蓋模擬開關112的區域112a和112b(圖42所示的n溝道晶體管121和p溝道晶體管122)的下方。另外，區域112a和112b是本發明的‘第二區域’、‘第二電路部’和‘外圍電路部’的一例，n溝道晶體管121和p溝道晶體管122是本發明的‘第二晶體管’的一例。另外，模擬開關用遮光膜131是本發明的‘第二遮光膜’和‘外圍電路部遮光膜’的一例。
另外，在第十實施方式中，在外部電路部92中，除電位生成電路部92a和92b外，還設置生成正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))的電位生成電路部92c。另外，將上述模擬開關用遮光膜131連接于電位生成電路部92c上。由此，向模擬開關用遮光膜131提供正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))。
另外，第十實施方式的其它構成與上述第九實施方式一樣。
下面，參照圖41-圖43，說明第十實施方式的有機EL顯示裝置的動作。另外，像素部96的n溝道晶體管101(參照圖41)中的電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化與圖19和圖20所示的第四實施方式一樣。另外，像素部96的p溝道晶體管106(參照圖41)中的電壓(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))變化與圖24和圖25所示的第四實施方式一樣。
另外，在第十實施方式中，由于向設置于n溝道晶體管101下方的n溝道晶體管用遮光膜98(參照圖43)提供Vbb(約-2V)的固定電壓，所以n溝道晶體管用遮光膜98的電位Vback被固定在Vbb(約-2V)。另外，n溝道晶體管101的溝道區域101d的電位Vch在約3.5V～約6.5V的范圍內變化。
因此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-1.8V～約-2.8V的范圍內變化。由此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓Vbc(約-1.8V～約-2.8V)始終是n溝道晶體管101的截止區域的電壓(約0.5V以下)。結果，抑制在將n溝道晶體管101的上部溝道保持在截止狀態的期間、n溝道晶體管101的下部溝道導通。因此，抑制在該期間經n溝道晶體管101的下部溝道而在漏極區域101b與源極區域101c之間流過電流。
另外，在第十實施方式中，向設置于模擬開關112的n溝道晶體管121和p溝道晶體管122(參照圖42)下方的模擬開關用遮光膜131(參照圖43)提供正側電位Vdd(約7.5V)與負側電位Vbb(約-2V)的中間電位(1/2(Vdd+Vbb)3.0V)。即，模擬開關用遮光膜131的電位Vback被固定在約3.0V。另外，模擬開關112的n溝道晶體管121和p溝道晶體管122的溝道區域的電位在約3.5V～約6.5V(圖像信號的信號電位Vsig)的范圍內變化。
因此，在第十實施方式中，模擬開關用遮光膜131與n溝道晶體管121(p溝道晶體管122)的溝道區域之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-1.2V～約-0.2V的范圍內變化。由此，模擬開關用遮光膜131與n溝道晶體管121的溝道區域之間的有效電壓Vbc(約-1.2V～約-0.2V)始終是n溝道晶體管121的截止區域的電壓(約0.5V以下)。另外，模擬開關用遮光膜131與p溝道晶體管122的溝道區域之間的有效電壓Vbc(Pch)(約-1.2V～約-0.2V)始終是p溝道晶體管122的截止區域的電壓(約-2V以上)。結果，抑制在將n溝道晶體管121(p溝道晶體管122)的上部溝道保持在截止狀態的期間、n溝道晶體管121(p溝道晶體管122)的下部溝道導通。因此，抑制在該期間經n溝道晶體管121(p溝道晶體管122)的下部溝道而在漏極區域與源極區域之間流過電流。
在第十實施方式中，如上所述，在向對應于像素部96的n溝道晶體管101的n溝道晶體管用遮光膜98提供Vbb的電位的同時，向對應于模擬開關112的模擬開關用遮光膜131提供1/2(Vdd+Vbb)的電位，由此，在可將n溝道晶體管用遮光膜98固定在Vbb的電位的同時，可將模擬開關用遮光膜131固定在1/2(Vdd+Vbb)的電位。由此，可抑制像素部96的n溝道晶體管101的閾值電壓Vth伴隨n溝道晶體管用遮光膜98的電位變動而變動，同時，可抑制模擬開關112的n溝道晶體管121和p溝道晶體管122的閾值電壓Vth伴隨模擬開關用遮光膜131的電位變動而變動。因此，可使像素部96的n溝道晶體管101、模擬開關112的n溝道晶體管121和p溝道晶體管122的動作穩定。
另外，在第十實施方式中，如上所述，通過向對應于像素部96的n溝道晶體管101的n溝道晶體管用遮光膜98提供Vbb的電位，同時，向對應于模擬開關112的模擬開關用遮光膜131提供1/2(Vdd+Vbb)的電位，可使像素部96的n溝道晶體管101的溝道區域101d與n溝道晶體管用遮光膜98之間的有效電壓Vbc不超過n溝道晶體管101的閾值電壓Vth，同時，可使模擬開關112的n溝道晶體管121(p溝道晶體管122)的溝道區域與模擬開關用遮光膜131之間的有效電壓Vbc不超過n溝道晶體管121(p溝道晶體管122)的閾值電壓Vth。因此，可抑制即使在向n溝道晶體管用遮光膜98提供Vbb的電位、并向模擬開關用遮光膜131提供1/2(Vdd+Vbb)的電位時，像素部96的n溝道晶體管101和模擬開關112的n溝道晶體管121(p溝道晶體管122)變為導通狀態。由此，可抑制在將像素部96的n溝道晶體管101和模擬開關112的n溝道晶體管121(p溝道晶體管122)保持在截止狀態的期間、由于向n溝道晶體管用遮光膜98和模擬開關用遮光膜131提供電位而使n溝道晶體管101和n溝道晶體管121(p溝道晶體管122)導通，從而造成有機EL顯示裝置的動作不穩定的所謂故障。
另外，在第十實施方式中，如上所述，就像素部96而言，通過不設置覆蓋p溝道晶體管106下方的遮光膜、而僅設置覆蓋起開關元件作用的n溝道晶體管101下方的n溝道晶體管用遮光膜98，可抑制用于向n溝道晶體管用遮光膜98提供電位的布線纏繞變復雜。另外，由于可利用起開關元件作用的n溝道晶體管101來控制向像素部96提供圖像信號，所以若在起開關元件作用的n溝道晶體管101下方配置n溝道晶體管用遮光膜98，則可抑制光照射產生的泄漏電流產生造成的、提供給像素部96的圖像信號的信號電位Vsig變化等故障。另外，在形成起開關元件作用的n溝道晶體管101的結晶硅層(有源層)時，當使用激光進行結晶硅層的結晶化的情況下，即便由于激光被n溝道晶體管用遮光膜98反射、結晶硅層的結晶性產生差異，也由于起開關元件作用的n溝道晶體管101的特性難以取決于結晶硅層(有源層)的結晶性，所以可抑制起開關元件作用的n溝道晶體管101的特性差異。因此，若僅覆蓋起開關元件作用的n溝道晶體管101下方地配置n溝道晶體管用遮光膜98，則可在抑制向n溝道晶體管用遮光膜98提供電位用的布線纏繞變復雜的同時，抑制以對應于圖像信號的信號電位Vsig的灰度(gradation)以外的灰度來顯示圖像。
另外，在第十實施方式中，如上所述，通過向模擬開關用遮光膜131提供正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))，即便模擬開關112中包含n溝道晶體管121和p溝道晶體管122雙方，模擬開關112的n溝道晶體管121和p溝道晶體管122各自的溝道區域與模擬開關用遮光膜131之間的有效電壓Vbc也不會超過n溝道晶體管121和p溝道晶體管122各自的閾值電壓Vth。
另外，在第十實施方式中，如上所述，通過在外部電路部92中設置用于生成正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))的電位生成電路部92c，可容易地向模擬開關用遮光膜131提供正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))。
另外，第十實施方式的其它效果與上述第九實施方式一樣。
(第十一實施方式)參照圖44，在第十一實施方式中，在圖43所示的第十實施方式的構成中，將模擬開關用遮光膜分割成兩個模擬開關用遮光膜131a和131b。具體而言，模擬開關用遮光膜131a設置在模擬開關112的配置n溝道晶體管121的區域112a中，以覆蓋模擬開關112的n溝道晶體管121(參照圖42)的下方。該模擬開關用遮光膜131a連接于外部電路部92的生成Vbb(約-2V)電位的電位生成電路部92b上。由此，從外部電路部92的電位生成電路部92b向模擬開關用遮光膜131a提供Vbb(約-2V)的固定電位。另外，區域112a是本發明的‘第一區域’和‘第一外圍電路部’的一例，模擬開關用遮光膜131a是本發明的‘第一遮光膜’的一例。另外，n溝道晶體管121是本發明的‘第一晶體管’的一例。
另外，模擬開關用遮光膜131b設置在模擬開關112的配置p溝道晶體管122的區域112b中，以覆蓋模擬開關112的p溝道晶體管122(參照圖42)的下方。該模擬開關用遮光膜131b連接于外部電路部92的生成PVdd(約8V)電位的電位生成電路部92a上。由此，從外部電路部92的電位生成電路部92a向模擬開關用遮光膜131b提供PVdd(約8V)的固定電位。另外，區域112b是本發明的‘第二區域’和‘第二外圍電路部’的一例，模擬開關用遮光膜131b是本發明的‘第二遮光膜’的一例。另外，p溝道晶體管122是本發明的‘第二晶體管’的一例。
另外，在第十一實施方式中，與上述第十實施方式一樣，就像素部96而言，不設置覆蓋位于區域96b的p溝道晶體管106(參照圖41)下方的遮光膜，而僅設置覆蓋位于區域96a的起開關元件作用的n溝道晶體管101(參照圖41)下方的n溝道晶體管用遮光膜98。另外，區域96a是本發明的‘第一區域’的一例，n溝道晶體管用遮光膜98是本發明的‘第一遮光膜’的一例。另外，n溝道晶體管101是本發明的‘第一晶體管’的一例。
另外，第十一實施方式的其它構成與上述第九實施方式一樣。
下面，參照圖41、圖42和圖44，說明第十一實施方式的有機EL顯示裝置的動作。另外，像素部96的n溝道晶體管101(參照圖41)中的電壓(Vgate、Vch、Vsig、Vgc、Vgd)變化與圖19和圖20所示的第四實施方式一樣。另外，像素部96的p溝道晶體管106(參照圖41)中的電壓(Vgate(Pch)、Vch(Pch)、Vd(Pch)、Vgc(Pch)、Vgd(Pch))變化與圖24和圖25所示的第四實施方式一樣。
另外，在第十一實施方式中，由于向設置于n溝道晶體管101下方的n溝道晶體管用遮光膜98(參照圖44)提供Vbb(約-2V)的固定電位，所以n溝道晶體管用遮光膜98的電位Vback被固定在Vbb(約-2V)。另外，n溝道晶體管101的溝道區域101d的電位Vch在約3.5V～約6.5V的范圍內變化。
因此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-1.8V～約-2.8V的范圍內變化。由此，n溝道晶體管用遮光膜98的遮光部98a與n溝道晶體管101的溝道區域101d之間的有效電壓Vbc(約-1.8V～約-2.8V)始終是n溝道晶體管101的截止區域的電壓(約0.5V以下)。結果，抑制在將n溝道晶體管101的上部溝道保持在截止狀態的期間、n溝道晶體管101的下部溝道導通。因此，抑制在該期間經n溝道晶體管101的下部溝道而在漏極區域101b與源極區域101c之間流過電流。
另外，在第十一實施方式中，向設置于模擬開關112的n溝道晶體管121(參照圖42)下方的模擬開關用遮光膜131a提供Vbb(約-2V)的電位。因此，模擬開關用遮光膜131a的電位Vback被固定在約-2.0V。另外，向設置于模擬開關112的p溝道晶體管122(參照圖42)下方的模擬開關用遮光膜131b提供PVdd(約8V)的電位。因此，模擬開關用遮光膜131b的電位Vback(Pch)被固定在約8V。另外，模擬開關112的n溝道晶體管121和p溝道晶體管122的溝道區域的電位在約3.5V～約6.5V(圖像信號的信號電位Vsig)的范圍內變化。
因此，在第十一實施方式中，模擬開關用遮光膜131a與n溝道晶體管121的溝道區域之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-2.8V～約-1.8V的范圍內變化。由此，模擬開關用遮光膜131a與n溝道晶體管121的溝道區域之間的有效電壓Vbc(約-2.8V～約-1.8V)始終是n溝道晶體管121的截止區域的電壓(約0.5V以下)。另外，模擬開關用遮光膜131b與p溝道晶體管122的溝道區域之間的有效電壓(電位差)Vbc(Pch)＝1/3(Vback(Pch)-Vch(Pch))在約0.5V～約1.5V的范圍內變化。由此，模擬開關用遮光膜131b與p溝道晶體管122的溝道區域之間的有效電壓Vbc(Pch)(約0.5V～約1.5V)始終是p溝道晶體管122的截止區域的電壓(約-2V以上)。結果，抑制在將n溝道晶體管121和p溝道晶體管122的上部溝道保持在截止狀態的期間、n溝道晶體管121和p溝道晶體管122的下部溝道導通。因此，抑制在該期間經n溝道晶體管121和p溝道晶體管122的下部溝道而在漏極區域與源極區域之間流過電流。
在第十一實施方式中，如上所述，在向對應于像素部96的n溝道晶體管101的n溝道晶體管用遮光膜98和對應于模擬開關112的n溝道晶體管121的模擬開關用遮光膜131a提供Vbb的電位的同時，向對應于模擬開關112的p溝道晶體管122的模擬開關用遮光膜131b提供PVdd的電位，由此，在可將n溝道晶體管用遮光膜98和模擬開關用遮光膜131a固定在Vbb的電位的同時，可將模擬開關用遮光膜131b固定在PVdd的電位。由此，可抑制像素部96的n溝道晶體管101的閾值電壓Vth伴隨n溝道晶體管用遮光膜98的電位變動而變動，同時，可抑制模擬開關112的n溝道晶體管121和p溝道晶體管122的閾值電壓Vth伴隨模擬開關用遮光膜131a和131b的電位變動而變動。因此，可使像素部96的n溝道晶體管101、模擬開關112的n溝道晶體管121和p溝道晶體管122的動作穩定。
另外，在第十一實施方式中，如上所述，通過向對應于像素部96的n溝道晶體管101的n溝道晶體管用遮光膜98和對應于模擬開關112的n溝道晶體管121的模擬開關用遮光膜131a提供Vbb的電位，同時，向對應于模擬開關112的p溝道晶體管122的模擬開關用遮光膜131b提供PVdd的電位，可使像素部96的n溝道晶體管101的溝道區域101d與n溝道晶體管用遮光膜98之間的有效電壓Vbc不超過n溝道晶體管101的閾值電壓Vth，同時，可使模擬開關112的n溝道晶體管121(p溝道晶體管122)的溝道區域與模擬開關用遮光膜131a(模擬開關用遮光膜131b)之間的有效電壓Vbc不超過n溝道晶體管121(p溝道晶體管122)的閾值電壓Vth。因此，可抑制在向n溝道晶體管用遮光膜98與模擬開關用遮光膜131a提供Vbb的電位的同時、向模擬開關用遮光膜131b提供PVdd的電位時、像素部96的n溝道晶體管101和模擬開關112的n溝道晶體管121(p溝道晶體管122)變為導通狀態。由此，可抑制在將像素部96的n溝道晶體管101和模擬開關112的n溝道晶體管121(p溝道晶體管122)保持在截止狀態的期間、由于向n溝道晶體管用遮光膜98和模擬開關用遮光膜131a(模擬開關用遮光膜131b)提供電位而使n溝道晶體管101和n溝道晶體管121(p溝道晶體管122)導通，造成有機EL顯示裝置的動作不穩定等故障。
另外，在第十一實施方式中，如上所述，將配置于模擬開關112下方的模擬開關用遮光膜分割成對應于n溝道晶體管121的模擬開關用遮光膜131a、和對應于p溝道晶體管122的模擬開關用遮光膜131b，同時，向模擬開關用遮光膜131a、131b分別提供Vbb的電位和PVdd的電位，從而可使n溝道晶體管121的溝道區域與模擬開關用遮光膜131a之間的有效電壓Vbc相比于n溝道晶體管121的閾值電壓Vth進一步減小。另外，可使p溝道晶體管122的溝道區域與模擬開關用遮光膜131b之間的有效電壓Vbc(Pch)相比于p溝道晶體管122的閾值電壓Vth進一步增大。由此，可使模擬開關112的n溝道晶體管121和p溝道晶體管122的截止特性提高。此時，在第十一實施方式中，與上述第十實施方式不同，不必生成正側電位Vdd與負側電位Vbb的中間電位(1/2(Vdd+Vbb))，所以可簡化外部電路部92的電路構成。
另外，第十一實施方式的其它效果與上述第九和第十實施方式一樣。
(第十二實施方式)參照圖45，在第十二實施方式中，與圖44所示的第十一實施方式不同，在對應于模擬開關112的區域中，不設置覆蓋位于區域112a中的n溝道晶體管121(參照圖42)下方的遮光膜，而僅設置覆蓋位于區域112b的p溝道晶體管122(參照圖42)下方的模擬開關用遮光膜131b。另外，在模擬開關用遮光膜131b上。連接生成提供給V系列驅動器95的VVdd正側電位用的電位生成電路部92d。
另外，第十二實施方式的其它構成與上述第十一實施方式一樣。
在第十二實施方式中，如上所述，在對應于模擬開關112的區域中，不設置覆蓋n溝道晶體管121下方的遮光膜，而僅設置覆蓋p溝道晶體管122下方的模擬開關用遮光膜131b，從而可抑制向模擬開關用遮光膜131b提供電位用的布線纏繞變復雜。這里，通常n溝道晶體管121的載流子移動率比p溝道晶體管122大，由此具有比p溝道晶體管122的柵極寬度小的柵極寬度。由此，n溝道晶體管121因柵極寬度減小的部分難以產生因光入射到有源層所造成的誤動作。因此，即便不在n溝道晶體管121的下方配置遮光膜，模擬開關121的動作也不容易變得不穩定。因此，若僅覆蓋模擬開關112的p溝道晶體管122的下方地配置模擬開關用遮光膜131b，則可邊抑制向模擬開關用遮光膜131b提供電位用的布線纏繞變復雜，邊抑制模擬開關112的動作不穩定。
另外，第十二實施方式的其它效果與上述第十一實施方式一樣。
另外，這次公開的實施方式在所有方面只是示例，不應認為是限制性的。本發明的范圍不是由上述實施方式的說明，而是由權利要求的范圍示出，并且包含與權利要求的范圍等同的含義和范圍內的全部變更。
例如，在上述實施方式中，作為顯示裝置的一例針對液晶顯示裝置和有機EL顯示裝置來說明，但本發明不限于此，也可將本發明適用于液晶顯示裝置和有機EL顯示裝置以外的顯示裝置。例如，也可將本發明適用于表面電場顯示器(SEDSurface-conduction Electron-emitterDisplay)等中。
另外，在上述實施方式中，對構成TFT的結晶硅膜執行溝道摻雜，但本發明不限于此，也可不對結晶硅膜執行溝道摻雜。
另外，在上述實施方式中，對分別構成用于有機EL顯示裝置中的n溝道晶體管和p溝道晶體管的結晶硅膜雙方均執行溝道摻雜，但本發明不限于此，也可僅向n溝道晶體管的結晶硅膜或p溝道晶體管的結晶硅膜之一執行溝道摻雜。此時，在向遮光膜提供各種電位時，為了不流過泄漏電流，優選就n溝道晶體管和p溝道晶體管各自的閾值電壓Vth差異部分，在估計余裕的基礎上，利用上述溝道摻雜來進行n溝道晶體管或p溝道晶體管的閾值電壓Vth的控制。
另外，在上述實施方式中，說明將本發明適用于經配置在顯示面板下部的玻璃基板使光射出到下方后顯示映像的底部發射型的有機EL顯示裝置，但本發明不限于此，也可將本發明適用于向柵極電極方向射出光的頂部發射型的有機EL顯示裝置。
另外，在上述實施方式中，通過以均勻的照射條件照射紅外激光來加熱形成于基板上的非晶硅膜的整個面，形成利用沿橫向生長的柱狀結晶硅(準單結晶pseudo-single crystals)構成整體的結晶硅膜，但本發明不限于此，也可通過調節紅外激光的照射條件，在像素部中形成由結晶粒小的多晶硅構成的結晶硅膜，同時，在像素部以外的區域中，形成由橫向生長的柱狀結晶硅構成的結晶硅膜。由此，可在設置于像素部中的晶體管的性能均勻性提高的同時，在外圍電路部中形成高性能的晶體管。
另外，在上述實施方式中，在V系列驅動器內設置電平變換電路，但本發明不限于此，也可不在V系列驅動器內設置電平變換電路。
另外，在上述實施方式中，通過向非晶硅膜照射紅外激光，形成作為晶體管的有源層的結晶硅膜，但本發明不限于此，也可通過向非晶硅膜照射準分子激光器等的紫外激光，形成作為晶體管的有源層的結晶硅膜。
另外，在上述第三和第六實施方式中，構成為連接像素部的n溝道晶體管的漏極區域和對應的顯示部遮光膜的像素部遮光區域，但本發明不限于此，也可連接像素部的n溝道晶體管的源極區域與對應的顯示部遮光膜的像素部遮光區域。
另外，在上述實施方式中，利用可變電阻器來調節n溝道晶體管的閾值電壓Vth，但本發明不限于此，也可利用可變電阻器以外的手段來調節n溝道晶體管的閾值電壓Vth。
另外，在上述實施方式中，在外部電路部中設置可變電阻器，但本發明不限于此，也可在顯示面板內設置可變電阻器。另外，可變電阻器不限于1個，也可設置多個。
另外，在上述第三和第六實施方式中，構成為連接全部像素部的n溝道晶體管的漏極區域與對應的顯示部遮光膜的像素部遮光區域，但本發明不限于此，也可在連接部分像素部的n溝道晶體管的漏極區域與對應的顯示部遮光膜的像素部遮光區域的同時，向對應于其余像素部的n溝道晶體管的顯示部遮光膜的像素部遮光區域提供1/2(Vdd+Vbb)的電位。
在上述第八實施方式中，在將提供給CMOS電路的H電平的電位設為Vdd的同時，將L電平的電位設為Vbb，但本發明不限于此，也可在將提供給CMOS電路的H電平的電位設為Vdd，并將L電平的電位設為Vss。另外，在該第八實施方式的液晶顯示裝置中，也可使用圖1所示的第一實施方式的可變電阻器41來調節提供給遮光膜的電位。
另外，在上述第八實施方式中，向包含于外圍電路部中的CMOS電路所對應的遮光膜施加1/2(Vdd+Vbb)的固定電位，但本發明不限于此，也可利用圖1所示的第一實施方式的可變電阻器41等來調節施加于遮光膜的電位。若如此構成，則可調節構成CMOS電路的n溝道晶體管和p溝道晶體管的閾值電壓。由此，可分別調節遮光膜與CMOS電路的n溝道晶體管和p溝道晶體管各自的溝道區域之間的有效電壓Vbc電壓，以在超出n溝道晶體管和p溝道晶體管的截止區域的電壓范圍的情況下，遮光膜與CMOS電路的n溝道晶體管和p溝道晶體管的各自的溝道區域之間的有效電壓Vbc分別進入n溝道晶體管和p溝道晶體管的截止區域的電壓范圍內。
另外，在上述第九-第十二實施方式中，將Vbb設定為約-2V，但本發明不限于此，也可將Vbb設定為0V。這樣在將Vbb設定為0V的情況下，例如在第十實施方式(參照圖43)的構成中，提供給在模擬開關112的n溝道晶體管121和p溝道晶體管122下方設置的模擬開關用遮光膜131的電位Vback變為1/2(Vdd+Vbb)＝1/2(7.5-0)3.75V。由此，模擬開關用遮光膜131與n溝道晶體管121(p溝道晶體管122)的溝道區域之間的有效電壓(電位差)Vbc＝1/3(Vback-Vch)在約-0.917V～約0.083V的范圍內變化。另外，Vch3.5V～6.5V。即，模擬開關用遮光膜131與n溝道晶體管121的溝道區域之間的有效電壓Vbc始終為n溝道晶體管121的截止區域的電壓(約0.5V以下)，同時，模擬開關用遮光膜131與p溝道晶體管122的溝道區域之間的有效電壓Vbc(Pch)始終為p溝道晶體管122的截止區域的電壓(約-2V以上)。這樣，若將Vbb設定為約0V，則由于不必設置用于生成Vbb(約-2V)電位的電位生成電路部，所以可簡化外部電路部的構成。
另外，在上述第九-第十二實施方式中，使用n溝道晶體管作為開關晶體管，同時，使用p溝道晶體管作為驅動晶體管，但本發明不限于此，也可在將p溝道晶體管用作開關晶體管的同時，將n溝道晶體管用作驅動晶體管。
另外，在上述第十一實施方式中，向對應于模擬開關的p溝道晶體管的模擬開關用遮光膜施加與提供給像素部的p溝道晶體管的漏極區域的PVdd的電位相同的PVdd電位，但本發明不限于此，也可向對應于模擬開關的p溝道晶體管的模擬開關用遮光膜施加與提供給H系列驅動器的正側電位相同的正側電位，也可施加與提供給V系列驅動器的正側電位相同的正側電位。在向對應于模擬開關的p溝道晶體管的模擬開關用遮光膜施加與提供給H系列驅動器的正側電位相同的正側電位的情況下，通過將模擬開關用遮光膜配置在H系列驅動器(模擬開關)下方，可抑制向模擬開關用遮光膜提供電位用的布線纏繞變復雜。另外，在向對應于模擬開關的p溝道晶體管的模擬開關用遮光膜施加與提供給V系列驅動器的正側電位相同的正側電位的情況下，由于V系列驅動器以比H系列驅動器低的速度動作，所以可抑制施加電位因V系列驅動器的動作而變得不穩定。
另外，在第十二實施方式中，向模擬開關用遮光膜提供與提供給V系列驅動器的VVdd電位相同的VVdd的電位，但本發明不限于此，也可施加與向像素部的p溝道晶體管的漏極區域提供的PVdd電位相同的PVdd的電位，或施加與提供給H系列驅動器的正側電位相同的正側電位。
權利要求
1.一種顯示裝置，其特征在于，具備第一區域，具有規定的功能，并包含第一晶體管；第一遮光膜，設置在所述第一區域中，并配置于對應于所述第一晶體管的區域中，被提供第一電位；第二區域，具有規定的功能，并包含第二晶體管；和第二遮光膜，設置在所述第二區域中，并配置于對應于所述第二晶體管的區域中，被提供第二電位。
2.根據權利要求1所述的顯示裝置，其特征在于包含所述第一晶體管的第一區域包括具有規定功能的第一電路部，包含所述第二晶體管的第二區域包括具有規定功能的第二電路部。
3.根據權利要求2所述的顯示裝置，其特征在于所述第一電路部包含具有所述第一晶體管的像素部，所述第二電路部包含外圍電路部，該外圍電路部設置在包含所述像素部的顯示部的外圍，具有所述第二晶體管，所述第一遮光膜包含配置于所述像素部中包括的所述第一晶體管下方的像素部遮光膜，所述第二遮光膜包含配置于所述外圍電路部中包括的所述第二晶體管下方的外圍電路部遮光膜。
4.根據權利要求3所述的顯示裝置，其特征在于提供給所述像素部遮光膜的所述第一電位是與施加于對應的所述第一晶體管的柵極電極上的電位相同的電位。
5.根據權利要求4所述的顯示裝置，其特征在于所述像素部遮光膜電連接于所述第一晶體管的柵極電極上。
6.根據權利要求3所述的顯示裝置，其特征在于提供給所述像素部遮光膜的所述第一電位是與施加于對應的所述第一晶體管的源極區域和漏極區域之一上的電位相同的電位。
7.根據權利要求6所述的顯示裝置，其特征在于所述像素部遮光膜電連接于所述第一晶體管的源極區域和漏極區域之一上。
8.根據權利要求3所述的顯示裝置，其特征在于所述像素部包含p溝道晶體管，提供給配置于所述像素部的p溝道晶體管下方的所述像素部遮光膜的所述第一電位是施加于所述p溝道晶體管的漏極區域上的正側電位。
9.根據權利要求3所述的顯示裝置，其特征在于所述像素部包含多個所述第一晶體管，所述像素部的多個第一晶體管的至少一個起開關元件的作用，按照至少覆蓋起所述開關元件作用的第一晶體管的下方的方式，配置所述像素部遮光膜。
10.根據權利要求3所述的顯示裝置，其特征在于所述第一電路部包含多個具有所述第一晶體管的像素部，由一個所述像素部遮光膜來覆蓋所述多個像素部各自的第一晶體管的下方。
11.根據權利要求3所述的顯示裝置，其特征在于所述外圍電路部至少包含p溝道晶體管，所述外圍電路部遮光膜至少配置在所述p溝道晶體管的下方。
12.根據權利要求11所述的顯示裝置，其特征在于所述外圍電路部除所述p溝道晶體管外，還包含n溝道晶體管，所述外圍電路部遮光膜配置在所述n溝道晶體管和所述p溝道晶體管的下方。
13.根據權利要求1所述的顯示裝置，其特征在于，還包括具有第一厚度的所述第一晶體管的第一柵極絕緣膜；第一絕緣膜，設置在所述第一晶體管與所述第一遮光膜之間，具有所述第一柵極絕緣膜的所述第一厚度的3倍以上的第二厚度；具有第三厚度的所述第二晶體管的第二柵極絕緣膜；和第二絕緣膜，設置在所述第二晶體管與所述第二遮光膜之間，具有所述第二柵極絕緣膜的所述第三厚度的3倍以上的第四厚度。
14.根據權利要求13所述的顯示裝置，其特征在于所述第一柵極絕緣膜和所述第一絕緣膜由相同材料構成，所述第二柵極絕緣膜和所述第二絕緣膜由相同材料構成。
15.根據權利要求1所述的顯示裝置，其特征在于所述第一電位是提供給所述第一晶體管的柵極電極的正側電位與負側電位的中間電位，所述第二電位是提供給所述第二晶體管的柵極電極的正側電位與負側電位的中間電位。
16.根據權利要求15所述的顯示裝置，其特征在于還具備用于生成所述正側電位與負側電位的中間電位的電位生成電路部。
17.根據權利要求15所述的顯示裝置，其特征在于所述第一區域和所述第二區域的至少一方包含n溝道晶體管和p溝道晶體管雙方。
18.根據權利要求1所述的顯示裝置，其特征在于包含所述第一晶體管的第一區域和包含所述第二晶體管的第二區域設置在像素部，所述第一遮光膜配置在包含于所述像素部的第一區域中的第一晶體管的下方，所述第二遮光膜配置在包含于所述像素部的第二區域中的第二晶體管的下方。
19.根據權利要求18所述的顯示裝置，其特征在于所述第一區域的第一晶體管和所述第二區域的第二晶體管具有互不相同的導電類型。
20.根據權利要求1所述的顯示裝置，其特征在于所述第一區域包含具有所述第一晶體管的像素部、和具有所述第一晶體管的第一外圍電路部，所述第二區域包含具有所述第二晶體管的第二外圍電路部，所述第一遮光膜配置在包含于所述像素部的第一晶體管和包含于所述第一外圍電路部的第一晶體管的下方，所述第二遮光膜配置在包含于所述第二外圍電路部的第二晶體管的下方。
全文摘要
本發明提供一種顯示裝置，可抑制晶體管的動作因遮光膜的電位變動而不穩定，并且，抑制產生動作缺陷。該顯示裝置具備包含第一晶體管的第一區域；第一遮光膜，設置在第一區域中，同時，配置于對應于第一晶體管的區域中，被提供第一電位；包含第二晶體管的第二區域；和第二遮光膜，設置在第二區域中，同時，配置于對應于第二晶體管的區域中，被提供第二電位。
文檔編號H01L27/02GK1819195SQ20051013505
公開日2006年8月16日 申請日期2005年12月23日 優先權日2004年12月24日
發明者野口幸宏, 松本昭一郎, 曾谷直哉, 井手大輔, 小林康孝, 石塚良行, 長谷川勛 申請人:三洋電機株式會社