專利名稱：具有自行對準接觸窗的存儲器元件的制造方法及結構的制作方法
技術領域：
本發明是有關于一種具有自行對準接觸窗(Self-Aligned Contact，SAC)的半導體元件的制造方法及結構，且特別是有關于一種具有自行對準接觸窗的存儲器元件的制造方法及結構。
背景技術：
目前極大規模集成電路(ULSI)工藝分辨率已經發展到0.18微米以下，即深度對寬度或直徑的比例愈來愈大，金屬和半導體的接觸窗也愈來愈小，因此要如何克服愈來愈小的線寬，防止接觸窗發生對準失誤(Misalignment)，已成為半導體業界的研發重點。
為了克服愈來愈小的線寬以及防止接觸窗發生對準失誤，通常許多半導體元件會采用自行對準接觸窗的設計。特別是在閃存元件中，將基底中的源極/漏極與形成在基底上方的位線電性連接的方式，通常都是使用自行對準接觸窗的設計。
因此，公知自行對準接觸窗是形成在兩相鄰的柵極結構之間，并且與柵極結構兩側的基底中的源極/漏極電性接觸。
然而，在閃存元件中，還未有人提出將自行對準接觸窗應用于其中，即將自行對準接觸窗形成在兩相鄰的控制柵極之間，并貫穿位于兩控制柵極之間底下的介電層，而與基底中的位線電性接觸，借以使位線能與外界的電路電性連接。

發明內容
因此，本發明的目的就是提供一種具有自行對準接觸窗的存儲器元件的制造方法及結構，以將自行對準接觸窗的設計應用于閃存元件中，而使基底中的位線與外界的電路電性連接。
本發明的再一目的是提供一種具有自行對準接觸窗的半導體元件的制造方法及結構，以提供另一種自行對準接窗的結構與應用。
本發明提出一種具有自行對準接觸窗的存儲器元件的制造方法，此方法首先在一基底上形成數條第一堆棧層，其中每一第一堆棧層是由一柵介電層以及一導電層所構成，此第一堆棧層的導電層上更可以形成一頂蓋層，以保護導電層。之后，在每一第一堆棧層兩側的基底中分別形成一位線，再于第一堆棧層之間填入一第一介電層。在此，倘若第一堆棧層使用具有頂蓋層的設計，則在填入第一介電層之后，需將頂蓋層一并去除。之后，以垂直于位線的方向圖案化堆棧層的導電層，以形成數個浮置柵極，接著再于浮置柵極之間填入一第二介電層。接續，在相同一列的浮置柵極上形成一第二堆棧層，其中每一第二堆棧層是由一介電薄層、一控制柵極以及一頂蓋層所構成。之后，在第二堆棧層的側壁形成間隙壁，再于基底上形成一第三介電層，覆蓋第二堆棧層。在此，間隙壁與頂蓋層的蝕刻速率低于第三介電層以及第一介電層的蝕刻速率。而后，圖案化第三介電層與第一介電層，以在兩相鄰的第二堆棧層之間形成一自行對準接觸窗開口，暴露出對應的位線，之后在自行對準接觸窗開口中填入一導電材料，即形成一自行對準接觸窗，其中此自行對準接觸窗形成在兩相鄰的第二堆棧層之間，且此自行對準接觸窗由第二堆棧層上方的第三介電層貫穿第一介電層而與基底中的位線電性接觸。
本發明并提出一種具有自行對準接觸窗的半導體元件的制造方法，此方法首先提供一基底，其中基底上已形成有一導電結構，且導電結構上已形成有一第一介電層。之后，在第一介電層上形成數個柵極結構，其中每一柵極結構由一介電薄層、一柵極導電層以及一頂蓋層所構成，并且在每一柵極結構的側壁形成一間隙壁。接著，在基底上形成一第二介電層，覆蓋柵極結構。隨后，圖案化第二介電層以及第一介電層，以在兩相鄰的柵極結構之間形成一自行對準接觸窗開口，暴露出第一介電層底下的導電結構。之后再于自行對準接觸窗開口中填入一導電材料，以形成一自行對準接觸窗。
本發明又提出一種具有自行對準接觸窗的半導體元件，此元件包括一第一介電層、數個柵極結構、一間隙壁、一第二介電層以及一自行對準接觸窗。其中，第一介電層配置在一基底上，柵極結構配置在第一介電層上，且每一柵極結構具有一介電薄層、一柵極導電層以及一頂蓋層。間隙壁配置在柵極結構的側壁。而第二介電層覆蓋第一介電層以與柵極結構。自行對準接觸窗則是位于兩相鄰的柵極結構之間的第一介電層以及第二介電層中。換言之，自行對準接觸窗是位于兩相鄰的柵極結構之間，且由柵極結構上方的第二介電層貫穿第一介電層。
本發明的自行對準接觸窗形成于兩相鄰柵極結構之間，并且貫穿兩相鄰柵極結構之間底下的介電層，而與介電層下方的導電結構電性接觸。因此，本發明提供了一種不同于公知自行對準接觸窗的結構，且此自行對準接觸窗可以應用于閃存元件中。


圖1至圖7是依照本發明一較佳實施例的具有自行對準接觸窗的存儲器元件的制造流程俯視圖；圖1A是圖1中由A-A’的剖面示意圖；圖2A與圖2B是圖2中由A-A’與B-B’的剖面示意圖；圖3A與圖3B是圖3中由A-A’與B-B’的剖面示意圖；圖4A至圖4C分別是圖4中由A-A’、B-B’與C-C’的剖面示意圖；圖5A至圖5C分別是圖5中由A-A’、B-B’與C-C’的剖面示意圖；圖6A至圖6C分別是圖6中由A-A’、B-B’與C-C’的剖面示意圖；圖7A至圖7C分別是圖7中由A-A’、B-B’與C-C’的剖面示意圖；圖8是接續在圖7C之后的剖面示意圖。
100基底102位線104柵介電層106、106a導電層(浮置柵極)108、118頂蓋層
110、120堆棧層112、114、124介電層115ONO層116控制柵極122間隙壁125光阻層126自行對準接觸窗開口128自行對準接觸窗具體實施方式
圖1至圖7所示，其為依照本發明一較佳實施例的具有自行對準接觸窗的存儲器元件的制造流程俯視圖，其中在圖1至圖7中，由A-A’的剖面處的圖式如其相同圖標編號的A圖所示，由B-B’的剖面處的圖式如其相同圖標編號的B圖所示，由C-C’的剖面處的圖式如其相同圖標編號的C圖所示。
請參照圖1與圖1A，首先在一基底100上形成長條狀的堆棧層110，其中堆棧層110是由柵介電層104、導電層106以及頂蓋層108所構成。在一較佳實施例中，柵介電層104的材質例如是氧化硅，導電層106的材質例如是多晶硅，而頂蓋層108的材質例如是氮化硅。
接著，以堆棧層110為植入罩幕進行一離子植入步驟，以在堆棧層110兩側的基底100中形成位線102。
之后，請參照圖2、圖2A與圖2B，在堆棧層110之間的基底100上填入介電層112，其中介電層112的材質例如是氧化硅，且形成介電層112的方法例如是先沉積一介電材料層(未繪示)并覆蓋堆棧層110之后，再以化學機械研磨法或回蝕刻法平坦化此介電材料層，直到將堆棧層110的頂蓋層108移除，而暴露出其導電層106。
隨后，以垂直于位線102的方向圖案化導電層106，而形成數個浮置柵極106a。
請參照圖3、圖3A與圖3B，在浮置柵極106a之間的基底100上填入介電層114，其中介電層114的材質例如是氮化硅，且形成介電層114的方法例如是先沉積一介電材料層(未繪示)并覆蓋浮置柵極106a以及介電層112之后，再以化學機械研磨法或回蝕刻法平坦化此介電材料層，直到浮置柵極106a與介電層112暴露出來。
接著，請參照圖4、圖4A、圖4B與圖4C，在相同一列的浮置柵極106a上形成一長條狀堆棧層120，其中，堆棧層120是由一介電薄層115、一控制柵極116以及一頂蓋層118所構成。在一較佳實施例中，介電薄層115例如是氮化硅層、氧化硅-氮化硅(ON)層或是氧化硅-氮化硅-氧化硅(ONO)堆棧層，控制柵極116例如是多晶硅層或是多晶硅與金屬硅化物堆棧層，而頂蓋層118的材質例如是氮化硅。
之后，請參照圖5、圖5A、圖5B與圖5C，在堆棧層120的兩側形成間隙壁122，其中間隙壁122的材質例如是氮化硅，且形成間隙壁122的方法例如是先于上述所形成的結構上形成一共形材料層(未繪示)之后，再回蝕刻此共形材料層，即可在堆棧層120的側壁形成間隙壁122。
請參照圖6、圖6A、圖6B與圖6C，在基底100的上方形成一介電層124，覆蓋堆棧層120，其中介電層124的材質例如是氧化硅。
之后，請參照圖7、圖7A、圖7B與圖7C，在介電層124的上方形成一圖案化的光阻層125，暴露出預定形成自行對準接觸窗之處。之后，進行一蝕刻工藝，以移除未被光阻層125覆蓋的介電層124以及介電層112，而形成一自行對準接觸窗開口126，暴露出位線102。在此，開口126系形成在兩相鄰的堆棧層120之間，且由于頂蓋層118與間隙壁122的蝕刻速率相較于介電層124與介電層112的蝕刻速率低，因此頂蓋層118與間隙壁122在此蝕刻步驟中可保護控制柵極116以及介電薄層115免于遭到侵蝕，因此，光阻層125的開口圖案尺寸可以開得大一些，而所形成的開口126會自行對準的形成在兩相鄰的堆棧層120之間，因此此開口126為一自行對準接觸窗開口。
接著，請參照圖8，其接續于圖7C之后的剖面圖。在開口126中填入一導電材料，即形成一自行對準接觸窗128。在此，所形成的自行對準接觸窗128形成在兩相鄰的堆棧層120之間，且由堆棧層120上方的介電層120貫穿兩堆棧層120之間底下的介電層112，而與底下的位線102電性接觸，以使位線102能與外界的電路電性連接。
因此，本發明的閃存元件包括基底100、位線102、柵介電層104、浮置柵極106a、介電層112、介電薄層115、控制柵極116、頂蓋層118、間隙壁122、介電層124以及自行對準接觸窗128。
其中，位線102位于基底100中，且浮置柵極106a配置在位線102之間的基底100上，而柵介電層104配置在浮置柵極106a與基底100之間。
介電層112形成在浮置柵極106a之間的基底100上，即位線102上方的基底100上。而介電薄層115、控制柵極116與頂蓋層118堆棧于相同一列的浮置柵極106a上，且介電薄層115、控制柵極116與頂蓋層118三層所延伸的方向與位線102的方向垂直。
介電層124配置在基底的上方，覆蓋頂蓋層118以及介電層112。而自行對準接觸窗128位于兩相鄰的控制柵極116之間的介電層124與介電層112中，且與位線102電性接觸。換言之，自行對準接觸窗128位于兩相鄰的控制柵極116之間，并且由兩控制柵極116上方的介電層124貫穿兩控制柵極116下方的介電層112，而與底下的位線102電性接觸。
在上述實施例中，以具有自行對準接觸窗的閃存元件為例以詳細說明，但并非限定此自行對準接觸窗只能用于閃存元件，本發明的自行對準接觸窗亦可以應用在任何適用的半導體元件中。
權利要求
1.一種具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該方法包括在一基底上形成多條第一堆棧層，每一該些第一堆棧層是由一柵介電層以及一導電層所構成；在每一該些第一堆棧層兩側的該基底中分別形成一位線；于該些第一堆棧層之間填入一第一介電層；以垂直于該些位線的方向圖案化該些第一堆棧層之該些導電層，而形成多個浮置柵極；于該些浮置柵極之間填入一第二介電層；在相同一列的該些浮置柵極上形成一第二堆棧層，其中每一該些第二堆棧層是由一介電薄層、一控制柵極以及一頂蓋層所構成；在每一該些第二堆棧層的側壁形成一間隙壁；在該基底上形成一第三介電層，覆蓋該些第二堆棧層；圖案化該第三介電層與該第一介電層，以在其中兩相鄰的該些第二堆棧層之間形成一自行對準接觸窗開口，暴露出對應的其中一該些位線；以及在該自行對準接觸窗開口中填入一導電材料。
2.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，每一該些第一堆棧層是由一柵氧化層以及一多晶硅層所構成。
3.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，每一該些第一堆棧層的該導電層上更包括形成有一頂蓋層。
4.如權利要求3所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，于該些第一堆棧層之間填入該第一介電層之后，更包括將該頂蓋層移除。
5.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該第一介電層的材質包括氧化硅。
6.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該第二介電層的材質包括氮化硅。
7.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該第三介電層的材質包括氧化硅。
8.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，每一該些第二堆棧層中的該介電薄層為一氮化硅層、一氧化硅-氮化硅層或是一氧化硅-氮化硅-氧化硅層。
9.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，每一該些第二堆棧層中的該控制柵極是由一多晶硅層以及一金屬硅化物層所構成。
10.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該頂蓋層的材質包括氮化硅。
11.如權利要求1所述的具有自行對準接觸窗的存儲器元件的制造方法，其特征是，該間隙壁的材質包括氮化硅。
12.一種具有自行對準接觸窗的半導體元件的制造方法，其特征是，該方法包括提供一基底，其中該基底上已形成有一導電結構，且該導電結構上已形成有一第一介電層；在該第一介電層上形成多個柵極結構，其中每一該些柵極結構是由一介電薄層、一柵極導電層以及一頂蓋層所構成；在每一該些柵極結構的側壁形成一間隙壁；在該基底上形成一第二介電層，覆蓋該些柵極結構；圖案化該第二介電層以及該第一介電層，以在其中二相鄰的該些柵極結構之間形成一自行對準接觸窗開口，暴露出該導電結構；以及在該自行對準接觸窗開口中填入一導電材料。
13.如權利要求12所述的具有自行對準接觸窗的半導體元件的制造方法，其特征是，該間隙壁與該頂蓋層的蝕刻速率低于該第一介電層與該第二介電層的蝕刻速率。
14.如權利要求13所述的具有自行對準接觸窗的半導體元件的制造方法，其特征是，該第一介電層與該第二介電層的材質包括氧化硅。
15.如權利要求13所述的具有自行對準接觸窗的半導體元件的制造方法，其特征是，該間隙壁與該頂蓋層的材質包括氮化硅。
16.一種具有自行對準接觸窗的半導體元件，其特征是，該方法包括一第一介電層，配置在一基底上；多個柵極結構，配置在該第一介電層上，其中每一些柵極結構具有一介電薄層、一柵極導電層以及一頂蓋層；一間隙壁，配置在該些柵極結構之側壁；一第二介電層，覆蓋該第一介電層以及該些柵極結構；以及一自行對準接觸窗，位于其中二相鄰的該些柵極結構之間，并配置于該第一介電層以及該第二介電層中。
17.如權利要求16所述的具有自行對準接觸窗的半導體元件，其特征是，該第一介電層的材質包括氧化硅。
18.如權利要求16所述的具有自行對準接觸窗的半導體元件，其特征是，該第二介電層的材質包括氧化硅。
19.如權利要求16所述的具有自行對準接觸窗的半導體元件，其特征是，該間隙壁的材質包括氮化硅。
20.如權利要求16所述的具有自行對準接觸窗的半導體元件，其特征是，該頂蓋層的材質包括氮化硅。
全文摘要
一種具有自行對準接觸窗的存儲器元件的制造方法及結構，此方法是于形成閃存元件的控制柵極之后，在每一柵極結構的側壁形成間隙壁，再于基底上形成另一介電層，覆蓋控制柵極。隨后，圖案化此介電層以及位于控制柵極下方的介電層，以在兩相鄰的控制柵極之間形成一自行對準接觸窗開口，暴露出基底中的位線。最后，再于自行對準接觸窗開口中填入一導電材料。
文檔編號H01L27/105GK1521835SQ03102689
公開日2004年8月18日 申請日期2003年2月14日 優先權日2003年2月14日
發明者陳光釗, 楊令武, 呂瑞霖 申請人:旺宏電子股份有限公司