專利名稱：探測卡制造方法
背景技術：
發明領域本發明一般涉及經改進的設計和制造探測卡組件的方法，尤其是運用預制元件來加速設計和制造探測卡組件。
一般背景與相關技術

圖1示出在設計與制造半導體裝置如微電子“芯片”方面涉及的一般活動的典型流程的簡化圖。起初，設計出半導體裝置(10)，并選擇和/或設計出測試儀與測試算法(12)以測試該半導體裝置。然后運用半導體裝置設計、測試儀和/或測試算法的數據，特地設計一種測試半導體裝置的探測卡(14)。同時，一般都準備好以商業批量開始制造該半導體裝置。一旦設計和制造出探測卡并準備好制造半導體裝置，就按商業批量制造半導體裝置(18)。在半導體裝置制造時，每一個都要測試(20)，把合格品運給客戶(22)。
圖2示出用于在步驟20測試半導體裝置的典型測試裝置簡化的框圖。測試儀120產生要輸入被測半導體裝置160的測試信號，然后測試儀120監視被測半導體裝置160產生的響應信號，測試儀120通過探測卡組件100與被測半導體裝置160聯系。
如圖2和圖3(示出探測卡組件100的截面)所示，典型的探測卡組件100包括一塊印制電路板102，后者一般有若干測試儀觸點130，通過連接線122(圖3中未示出)連接半導體測試儀120(圖3中未示出)。探頭106附接于印制電路板102，它包含的探針108與正被測試的半導體裝置160上的測試點162接觸。
如圖3所示，印制電路板102上面或內部的電氣跡線150把測試儀觸點130接至探頭組件106并最終接至探針108，因而一方面在半導體測試儀120上，另一方面在探針108上建立了輸入與輸出(未示出)之間的電氣通路。同樣如圖3所示，探頭106通常經連接線152，例如焊球連接線或插針，焊接至印制電路板102、探頭156或二者。印制電路板102上面或內部的跡線150將測試儀觸點130連接至連接線152，探頭106上的跡線154將連接線152連接至探針108。
因此，探測卡組件100實際上起著接口的作用，在測試儀120與被測裝置160之間為測試與響應信號提供各種電氣通路。眾所周知，為滿足被測裝置160特定的測試要求和測試儀120的測試規范，必須專門設計探測卡組件100。例如，探測卡組件100的探針108必須定為成與被測裝置160上的測試觸點162圖案匹配，而探測卡組件100必須專門設計成使各探針108通過測試儀觸點130電氣連接到合適的測試儀連接線122。為此，如圖1所示，只有在設計出半導體裝置(10)和選擇了測試儀和/或測試算法之后，才能開始設計和制造探測卡組件14。
眾所周知，半導體裝置只有在測試(20)之后才能運送給客戶(22)，而探測卡組件是測試系統的必要元件。因此，即使完成了半導體裝置的制造準備步驟(16)，也要到完成了探測卡的設計與制造(14)之后才能著手半導體裝置的制造、測試和運輸(18、20、22)。這樣，若探測卡設計制造(14)比半導體裝置制造準備(16)時間更長，而這種情況正日益增多，則設計制造探測卡所化的額外時間就延長了圖1所示的全過程，推遲了向客戶運送半導體裝置的最后步驟(22)。所以，要求用一種方法來縮短設計制造探測卡組件的步驟。

發明內容
本發明一般涉及探測卡組件的制作方法，這類探測卡組件用于測試半導體裝置。對一種或多種預定的設計，預制探測卡組件的一種或多種元件，然后接收有關新設計半導體裝置的設計數據與測試該半導體裝置所用的測試儀與測試算法的描述數據，利用收到的數據定制一種或多種選擇的預制元件，接著用選擇和定制的元件構成探測卡組件。使用預制元件縮短了設計制造探測卡組件的過程。
附圖簡介圖1示出設計制造半導體裝置涉及的一般活動的典型流程的簡圖。
圖2示出用于測試半導體裝置的典型測試系統的簡化框圖。
圖3示出一般探測卡組件和被測半導體裝置的截面圖。
圖4示出本發明一示例實施例。
圖5示出執行圖4步驟402的示例步驟。
圖6示出示例的預制印制電路板和探頭座。
圖7示出執行圖4步驟408的示例步驟。
圖8A示出對探頭座作定制化的示例方式。
圖8B示出聯接到印制電路板的定制探頭座。
圖9A示出探頭座兩側的定制化。
圖9B示出聯接到印制電路板的定制探頭座。
圖10A示出在定制層內形成電路元件。
圖10B示出對定制部分有選擇地添加電路元件。
圖11A～11C示出一示例性帶埋置退耦小平面(embedded decouplingplanelets)的探頭座。
圖12示出選擇性連接圖11A～1C的小平面而形成較大的退耦平面。
圖13A與13B示出一示例性帶埋置阻抗改變小平面的探頭座。
圖14示出包括介入器的探測卡組件。
圖15示出包括測試儀電纜接口的探測卡組件。
圖16示出一示例性預制的探頭座。
圖17是圖16的剖視圖。
圖18示出對圖17的示例探頭座作定制化的示例方式。
圖19A與19B是圖18的剖視圖。
圖20示出對圖17的示例探頭座作進一步定制化的示例方式。
圖21A與21B是圖20的剖視圖。
圖22示出對圖17的示例探頭座添加示例的探針與電子元件。
圖23是圖22的剖視圖。
圖24示出一示例性預制的探頭座。
圖25A與25B是圖24的剖視圖。
圖26示出對圖24的示例探頭座作定制化的示例方式。
圖27A～27C是圖26的剖視圖。
圖28示出對圖24的示例探頭座添加示例的探針與電子元件。
圖29A與29B是圖28的剖視圖。
圖30示出一示例性預制的探頭座。
圖31～34示出圖30中探頭座的部分視圖。
圖35示出對圖30的示例性探頭座作定制化。
詳細描述本發明針對一種改進的設計制造探測卡組件的方法。以下說明書描述本發明的若干示例性實施例和應用，但本發明并不限于這些實施例和應用，或者描述實施例與應用操作的方式。
圖4示出本發明原理對半導體裝置的設計、制造和運輸過程的示例性應用。如圖所示，初始步驟是設計一新的半導體裝置(404)，諸如微電子“芯片”。還必須選擇和/或設計測試該半導體裝置的測試儀和/或測試算法(406)。與這兩個步驟分開的是，最好在這些步驟之前先預制出半標準的探測卡組件(402)。一旦完成了半導體設計(404)并選出測試儀和/或測試算法(406)，就在步驟408運用有關半導體設計和測試儀和/或測試算法的數據對預制的半標準探測卡組件作定制化。使用預制的半標準探測卡組件，簡化和縮短了探測卡組件的設計與制造過程(408)。在圖4所示的全過程中，因設計與制造探測卡組件的步驟(408)是一關鍵步驟，故縮短這一步就可縮短圖4的全過程。
為后來對特定的半導體裝置設計和測試儀和/或測試算法的定制化(408)有多種方式來預制半標準的探測卡組件(402)。圖5示出半標準探測卡組件預制步驟(402)的一實施例，圖7示出用半標準探測卡組件設計與制造探測卡組件步驟(408)的一實施例。
在圖5的步驟502，對一種或多種標準設計，預制標準印制電路板。設計為“標準”，指它們不用任何特定的半導體設計和測試算法驅使。印制電路板為“預制”，指它們在半導體設計步驟(404)和圖4的測試儀和/或測試算法選擇步驟(406)完成之前，可先作且最好作設計與制造。
當然，標準設計一般對應于普通的半導體設計或設計方法以及普通的測試儀配置與測試算法或方法。
本發明不依賴于使用任何特定類型的印制電路板。圖6示出可供本發明使用的示例印制電路板的剖視圖，可以看出，印制電路板602包括與測試儀(圖6未示出)電氣連接的測試儀觸點604、606、608、610。印制電路板602一般為圓形，有許多測試儀觸點；為了簡明，只示出四個觸點604、606、608、610。電氣連接線612將測試儀觸點604、606、608、610連接至觸點620、622、624與626。應該理解，連接線612示意性示出，可以取多種物理形式，如位于印制電路板602頂側(見圖6的透視圖)或內部的導電跡線可將測試儀觸點604、606、608、610連接至通路(未示出)，該通路則通過印制電路板延伸至觸點620、622、624、626；或者，印制電路板602可以包含一孔或腔(可裝配探頭630)，而觸點620、622、624、626都位于該孔或腔內。1998年4月14日提交的共同待批美國專利申請號09/060,308描述了另一例可使用的非專用印制電路板，該申請全部通過引用包括在這里。須指出，該印制電路板可用適合建立一平臺的任何材料或材料的組合來制作，該平臺用于支承測試儀觸點604、606、608、610和觸點620、622、624、626，其之間有電氣連接線。
對印制電路板建立標準設計不限制指標(criteria)。再參照圖6，一例非專用的指標是測試儀觸點604、606、608、610的圖案，即把印制電路板602預制成具有測試儀觸點604、606、608、610特定的圖案，如便于連接已知的測試儀(圖6中未示出)。另一例非專用的建立標準設計的指標是觸點620、622、624、626與探頭630連接的圖案。而且，印制電路板602可以預制成具有任一數量觸點620、622、624、626的預定的圖案。再一例非專用的標準設計指標是布線612將測試儀觸點604、606、608、610連接至觸點620、622、624、626的圖案，而且可將印制電路板602預制成具有任一數量這種布線612預定的圖案。更明白地說，可將印制電路板602預制成若干預定尺寸之一。當然，標準設計可以基于上述示例指標的任一種組合或任何其它合適的指標。
再次參照圖5，在步驟504，將半標準探頭座預制成一種或多種預定的半標準設計。設計為“半標準”，指其初始設計與制造不受任一特定半導體裝置設計或測試算法的驅使，但它們被設計成以后對特定的半導體裝置設計、測試儀和/或測試算法定制化。探頭座為“預制”，指起初它們最好在完成圖4的半導體裝置設計步驟404和測試儀和/或測試算法選擇步驟406之前先被設計與制造。當然，半標準設計一般對應于普通的測試儀配置和測試算法或方法。
本發明不依賴于使用任何特定類型的探頭。圖6示出可供本發明使用的示例探頭座630的截面圖。在圖6所示的示例性探頭座630中，探頭座630包括觸點632、634、636、638與印制電路板602上的觸點620、622、624、626形成電氣連接。通路640、642、644、646通過探頭座630對觸點648、652、654提供電氣連接。這些通路構成布線路徑，或者叫布線圖案。如下所述，可將定制的探針圖案(未示出)與觸點648、650、652、654之間定制的互連線加到探頭座630的底面(見圖6的透視圖)。
圖6所示的示例探頭座630較佳地由實心和分層的陶瓷材料構成。但應指出，該探頭座可用適合建立平臺的任一種材料或材料組合構成，該平臺用于支承觸點632、634、636、638和觸點648、650、652、654，其之間有電氣連接線。還要指出，可以制作通路640、642、644、646或者換用其它連接器，使得探頭座630一面的觸點被設置成與另一面觸點不同的圖案。1998年3月16日提交的美國專利申請號09/042,606揭示了一種可供本發明使用的非專用可替換的硅基探頭，其整個內容通過引用包括在這里。
與印制電路板一樣，對建立預制的半標準設計的指標不加限制。再參照圖6，一例非專用的指標是觸點632、634、636、638用于接觸印制電路板602的圖案，即預制的探頭座具有這類觸點特定的圖案，如可以被設計成與預制的印制電路板602之一上的觸點620、622、624、626的圖案相匹配，如圖6所示。建立探頭座初始設計的另一例非專用的指標是觸點648、650、652、654將連接至探針(圖6中未示出)的圖案，同樣地，可將探頭座630預制成具有任一種這類觸點的預定的圖案。又一例非專用的標準設計指標是通路或布線640、642、644、646的圖案，它把探頭座630一側的觸點連接至另一側的觸點。可將探頭座630預制成具有任一種這類通路或布線預定的圖案。與印制電路板602一樣，可將探頭座630預制成若干預定尺寸之一。當然，半標準設計可以基于上述示例指標的任意組合或任何其它合適的指標。
現參照圖7(示出執行圖8步驟408的示例過程)，把有關特定待測試半導體裝置設計的數據接收成有關準備使用的測試儀和測試算法的數據(702)。數據可以包括(無限制)諸如半導體裝置上的測試點位置、準備輸入所選一個個測試點的測試信號的信息、各測試點預期的響應信息和/或其它半導體裝置的測試信息。運用在步驟702收到的半導體裝置設計數據、測試儀和/或測試算法數據，在步驟704、706選擇一預制的標準印制電路板和半標準探頭座。再應用在步驟702收到的這些數據，把選擇的探頭座定制成符合半導體裝置設計、測試儀和/或測試算法的特定測試要求(708)。此外，通過將定制的探頭座與選擇的印制電路板組合在一起，組裝成探測卡組件(710)。要注意，圖7所示和上述的所有步驟不一定按圖示次序執行，如在定制探頭座之前，可以先將探頭座與標準印制電路板組合起來，之后再定制探頭座。
圖8A示出定制探頭座的示例方式。圖8A的探頭座630類似于上述對圖6討論的探頭座630。較佳地用陶瓷等非導電材料制成，其多個通路640、642、644、646(為簡化討論，只示出四條)用于將探頭座一側的觸點632。634、636、638(同樣只示出四個，以便于討論)的圖案電氣連接至探頭座830另一側的類似觸點(只示出四個)圖案。
在圖8A實例中，以導電與絕緣材料圖案層(802)形式對探頭630的809側作定制化。探針810、812、814(為了簡化，只示出三根)的定制圖案形成在最外層，該探針圖案定制成與待測試半導體裝置(圖8A未示出)上的測試觸點圖案相匹配。定制化層802限定的導電路徑，形成從通路640、642、644、646到探針810、812、814的信號路徑(應指出，定制化層相對探頭座的尺寸不必按比例)。在圖8A的特例中，導電路徑806將通路640連接至探針812。同樣地，導電路徑808把通路642接至探針814。導電路徑807先從通路646垂向伸出，但接著轉入頁面，故在圖8A中看不到。它將通路646與探針810相接(注意，通路810相對通路812、814進入頁面)。通路644不使用，故不接探針。這樣，定制定位的探針810、812、814被加到探頭座630而對應于待測試半導體裝置上的諸特定測試點，而定制層802提供從通路640、642、644、646到諸探針的定制布線路徑。
應該指出，本發明可使用任一類適合接觸被測試半導體裝置上諸測試點的探針。通常，探針將包括一塊形成在定制化層802外層上或內部的觸片，和形成在該觸片上的細長導電結構。細長導電結構的例子包括但不限于針狀探針與眼鏡蛇狀探針。另一例可用的細長導電結構是有彈性的彈簧狀結構，美國專利號.5,476,211、5,917,707與6,184,053B1都描述過這類結構的實例，這些專利的全部內容通過引用包括在這里。當然，探針只是簡單的觸片，若半導體上的測試點是突起的細長彈簧狀連接器或其它抬高或延伸的測試點，則它們特別有效。特別適合半導體裝置上抬高或延伸的測試點的其它合適的“探針”，包括形成在定制化層802外層里的導電凹槽或插口，本文所用的術語“探針”，包括所有前述的結構與類似結構。
圖8A的示例定制化層802，可在探頭座630上用半導體領域熟知的普通石印(lithographic)術(包括激光圖案化技術)逐層形成，或者與探頭座630分開形成，然后與探頭座連接。當然，定制化層802還可用前述技術的組合來形成。用一個或多個選擇的預制半定制層相連接而形成定制化層802，也在本發明范圍內。
一旦定制了探頭座630，就把它連結到選擇的印制電路板602，如圖8B所示。顯然，探針810、812、814(示出其中的三根)的定制圖案已形成，并對這些探針特地連接了測試儀觸點604、606、608、610(示出其中第四個)。在圖8B的例中，測試儀的觸點604連接探針812，觸點606連接探針814，觸點608不使用故不連接探針，觸點610連接探針810。
如圖9A與9B所示，可在探頭座630兩側形成定制化。如所示，根據標準的配置，定制化層950對通路640、642、644、646與印制電路板602上相應觸片之間的連接線作更改或定制。就是說，雖然印制電路板602上的觸片620仍通過導電路徑954連接至通路640，但是印制電路板602上的觸點622現還通過導電路徑960(許多路徑伸入圖9A與9B所示視圖的頁面)連接至通路646，而觸點624通過導電路徑956連接至通路642。本例中觸點626和通路644不使用，故不連接。
在圖5～9B示例過程中，盡管只對探頭應用定制化而印制電路板完全是標準的，但是也可選擇地或附加地對印制電路板應用定制化，例如可對印制電路板的下面(從圖9A與9B的透視圖看)應用9A與9B所示的部分或全部示例性定制化層950。同樣地，定制化層(未示出)可加到其上設置了測試儀觸點604、606、608、610的印制電路板602的上面，以便定制測試儀(未示出)與印制電路板之間的連接線。其實，以一種和多種全標準或半標準配置方式預制印制電路板602和探頭座630的任一個或多個表面，以后再定制半標準表面，也在本發明范圍內。
可在上述定制化層內任意形成諸電路元件。圖10A示出在定制化層1050內形成的示例性電阻器1006與電容器1014。在圖10A的例中，根據對圖8A～9B的上述討論，在探頭座630中的通路640與端子1008之間形成了導電路徑1004。導電路徑1004內埋置的電阻材料1006對該路徑添加了一電阻器。可在定制化層1050內用半導體領域中已知的普通石印術(包括激光圖案化技術)形成電阻材料1006，在通路642與端子1012之間形成類似的導電路徑1010。如圖10A所示，沿著導電路徑1010形成電容器1014。以同樣的方法，可在定制化層1050內埋置任意數量與類型的電路元件。實際上，應用制作半導體裝置的普通石印術(包括激光圖案化技術)在定制化層內形成微電子電路如集成電路，也在本發明范圍內。因此，還可將微處理器、存儲器等電路元件做入定制化層1050。
圖10B示出將選擇的電路元件配入定制化的另一種方法。與探頭座630一樣，示例的探頭座1030包含的通路1040、1042、1044、1046，提供了從探頭座一側到另一側的導電路徑。但與探頭座630不同，探頭座1030包括埋置的電路元件。如該例所示，探頭座1030包括埋置的電阻器1062、電容器1070和電容器1076，通路1060、1066、1068、1072、1074對這些埋置的電路元件提供信號路徑。定制層1020有選擇地包括埋置的電路元件。在圖10B的例子中，電阻器1062包含在通路1040與觸點1026之間的定制導電路徑1022、1024中，串聯電容器1070包含在通路1042與觸點1034之間的定制導電路徑1028、1032中，而接地電容器1076包含在通路1044與觸點1038之間的定制導電路徑1036中。
圖11A～12示出將定制的退耦電容包含在探測卡組件里的一種方法。如圖11A所示，示例的探頭座1130包括若干埋置的平行電源與接地小平面，用于使電源(未示出)退耦。如下所述，諸小平面能選擇地連接成較大的退耦平面。
圖11A示出帶埋置的電源與接地小平面的示例半標準探頭1130的頂視圖。該例中(如圖11B與11C所示)，電源小平面1120、1140、1160、1180和接地小平面1204、1208(只示出兩個)均埋置在探頭1130內，從圖11A的透視圖看，電源小平面位于接地小平面的上方。為此，圖11A只示出電源小平面1120、1140、1160、1180，它們被示為虛線(標示被埋置)。
若干信號通路(本例為四條)穿過每組平行的電源與接地小平面(如信號通路1122、1124、1126、1128穿過電源平面1120與接地平面1204)。圖11C是探頭1130通過這四條通路中的兩條截取的截面，這些通路穿過兩組平行的電源與接地小平面的每一組。如圖11C所示，信號通路1126、1128提供從探頭1130一側到另一側的信號路徑，因而兩信號通路穿過一組平行的電源與接地小平面1120、1204。電源小平面1120內的絕緣孔1220讓信號通路1126穿過電源小平面1120，并使信號通路1126與電源小平面1120絕緣。接地小平面1204內的絕緣孔1224同樣地讓信號通路1126穿過接地小平面1204，同時使信號通路1126與接地小平面1204絕緣。類似的絕緣孔1222、1226、1230、1232、1234、1236讓信號通路1128、1146、1148穿過電源與接地小平面1120、1204、1140、1208。
再參照圖11A，電源通路1132、1152、1172、1192對埋置的電源小平面1120、1140、1160、1180提供電氣連接，而接地通路1134、1154、1174、1194同樣對相應埋置的接地平面1204、1208(圖11B與11C只示出兩個)提供電氣連接。圖11B是探頭1130通過電源通路1132、1152和接地通路1134、1154截取的截面。如圖11B所示，電源通路1132對電源小平面1120提供電氣連接，而接地通路1134對接地小平面1204提供電氣連接。類似地，電源通路1152和接地通路1154分別向電源小平面1140和接地小平面1208提供電氣連接。
每組幾乎平行的電源與接地小平面向探頭提供與電源(未示出)并聯的退耦電容。有選擇地連接鄰近的電源通路1132、1152、1172、1192和鄰近的接地通路1134、1154、1174、1194，能建立成更大的退耦平面組。例如像圖12所示，用有效地連接電源小平面1120、1140的跡線1260電氣連接電源通路1132、1152。同樣地，跡線1270電氣連接接地通路1134、1154，有效地連接了對應于電源小平面1120、1140的接地小平面(未示出)。以圖8A中定制化層802、圖9A中950和圖10A中1050類似的方式，可在加到探頭1130里的定制化層內形成極限1260、1270。以這一方法，可將1130等半標準探頭座預制成包含多組起初不連接的退耦電源與接地小平面，之后可以有選擇地連接這幾組退耦電源和接地小平面，形成定位與定尺寸的定制退耦電源與接地平面。
應該指出，圖11A～12所示的幾組平行電源與接地平面中每組只包括一個電源平面與一個接地平面。平行的組可任意包括一個以上的電源平面和/或一個以上的接地平面。為簡化討論，圖11A～12示出一個電源平面和一個接地平面。
雖然上述的定制連接耦合小平面的方法具有一般適用性，但在同時測試半導體晶片上多個芯片時尤其有利。通過像上述那樣有選擇地連接小平面，就能建成通常對應于每塊正被測試芯片的有效退耦平面。
圖13A與13B示出在探頭座等半標準元件中定制通路阻抗。如圖13A與13B所示，示例的預制探頭座1330包括幾組幾乎平行的埋置導電小平面1304、1310、1320、1326，它們包圍著信號通路1306、1312、1322、1328。圖13A是頂視圖，只示出每組1304、1310、1320、1326中最上面的小平面，它們被示為虛線，表示埋置。如圖13B所示，它是圖13A的截面圖，每組小平面包括兩個幾乎平行的小平面。但要指出，這些組不要求包括兩個小平面，每組可以只包括一個小平面或兩個以上小平面。
如圖13B所示，絕緣的孔1360、1362使信號通路1306穿過小平面1304、1340而不與小平面電接觸。圖13B還示出，絕緣孔1364、1366同樣讓信號通路1312穿過小平面1310、1342。雖然圖13B未示出，但在小平面1320。1326內對信號通路1322、1328設置了類似的絕緣孔。小平面通路1302、1308、1318、1324對小平面1304、1310、1320、1326提供電氣接入。這在圖13B中顯示得很清楚，小平面通路1302電氣連接至一組幾乎平行的小平面1304與1340，而小平面通路1308電氣連接至另一組幾乎平行的小平面1310、1342。信號通路的阻抗可通過有選擇地將其有關小平面通路接地(接地連接未示出)而得以調節。如要改變信號通路1312的阻抗，可將其有關小平面通路1308接地。在定制化層(未示出)諸如圖8A～10B所示的層中，通過在探頭座1330一側或兩側建立一條從所選小平面通路到接地連接線(未示出)的導電跡線，可將任一條小平面通路1302、1308、1318、1324有選擇地連接至接地連接線(未示出)。
這樣，可將半標準探頭座如1330預制成包括多組起先無效的接地小平面組，以便改變信號通路阻抗。之后，通過將選擇的小平面組接地而有選擇地激活某幾組接地小平面，定制半標準探頭座，從而改變有關的信號通路的阻抗。
雖然以上對包括印制電路板與探頭的稱為標準探測卡設計討論了本發明的應用，但本發明的原理可以有利地應用于各種探測卡設計。實際上本發明不要求應用于任何特定的探測卡類型或設計，而能廣泛地適用于所有的探測卡類型與設計。
帶插入器的探測卡是一例非專用的有利于應用本發明的探測卡設計。如圖14所示和美國專利號5,974,662(其內容通過引用包括在這里)所述，這種探測卡包括位于印制電路板1402與探頭1430之間的插入器1420。印制電路板1402是普通印制電路板，具有與測試儀(未示出)電氣連接的測試儀觸點1404。測試儀觸點1404電氣連接至觸點1406，后者又通過互連線1408與插入器1420上的觸點1410電氣連接。插入器1420的一側的觸點1410較佳地利用通路(未示出)與其另一側的觸點1411電氣連接。互連線1412將插入器1420上的觸點1411電氣連接至探頭1430上的觸點1414，而后者則較佳地利用通路(未示出)接至探針1416。探針1416與被測半導體裝置1460上的測試點1432電氣連接。互連線1408與1412較佳地是有彈性的彈簧狀互連元件，上述美國專利好.5,476,211、5,917,707和6,184,053B1都描述過這類例子。探針1416也是有彈性的彈簧狀互連元件。
印制電路板1402類似于參照圖6討論的印制電路板602，同樣地，探頭1430類似于參照圖6討論的探頭630。像探頭630或1430一樣，插入器1420用陶瓷材料構成，導電通路在此穿過，且任選地端接在插入器一側或兩側上的導電端子里。
圖14的探測卡可按上面討論并示于圖4～13B的原理構成，即可將印制電路板1402、插入器1420與探頭1430中的一個或多個預制成一種或多種全標準設計，而將其余的印制電路板、插入器與探頭中的一個或多個預制成一種或多種半標準設計。然后根據收到的有關特定半導體設計、測試儀和測試該半導體的測試算法的數據，選擇預制的全標準和/或半標準印制電路板1402、插入器1420與探頭1430，并對半導體設計、測試儀與測試算法定制半標準元件。可使用任何上述定制化方法。例如可對印制電路板1402、插入器1420和/或探頭1430的任一面增設定制化層，如802、950與1050。在一較佳實施例中，印制電路板1402與插入器1420為全標準，只對探頭1430加定制化。
圖15示出有利于應用本發明的另一例非專用的探測卡設計。圖15中，測試儀電纜1502(接至圖15中未示出的測試儀)電氣連接至電纜接口1504。互連線1508把電纜接口1504上的觸點1506電氣連接至插入器1520上的觸點1510，互連線1508較佳為有彈性的彈簧狀互連線，如上述美國專利號5,476,211、5,917,707與6,184,053B1描述的互連線。互連線1512同樣將插入器1520上的觸點1511連接至探頭1530上的觸點1514，該互連線較佳為彈簧狀互連線。探頭1530上的探針1516排列成接觸被測半導體裝置1560上的測試點1532。2001年6月20日提交的共同待批專利申請號09/886,521描述了這類探測卡組件，其內容通過引用包括在此。
圖15的探測卡組件可按上面討論并示于圖4～13B的原理構成。即可將電纜接口1504、插入器1520與探頭1530中的一個或多個預制成一種或多種全標準設計，其余的印制電路板、插入器與探頭中的一個或多個預制成一種或多種半標準設計。然后，收到有關特定半導體設計、測試儀和半導體測試該半導體的測試算法的數據后，選出預制的全標準和/或半標準電纜接口1504、插入器1520和探頭1530，并對半導體設計、測試儀和測試算法定制半標準元件。可以應用上述任一種定制化方法。例如可對電纜接口1504、插入器1520和/或探頭1530的任一面添加定制化層，如802、950與1050。在一較佳實施例中，電纜接口1504與插入器1520為全標準，只對探頭1530作定制。
圖15的探測卡組件可作各種修改，包括但不限于取消插入器1520，使電纜接口1504與探頭1530直接連接，不必通過插入器連接。本發明原理適用于對圖15所示的探測卡組件作這類變化。
可把本發明原理有利地應用于其它探測卡類型或設計，包括但不限于上述美國專利申請號09/042,606描述的帶硅基探頭的探針組件；和美國專利申請號09/528,064(2000年3月17日提交，通過引用包括在這里)描述的帶多重插入器的探針組件。
圖16與17示出的另一示例性半標準探頭座，在圖5的步驟504制備，再在圖7的步驟706選擇。如圖16與17所示，該探頭座包括基片1602，較佳地用非導電材料制作，如陶瓷或其它耐用材料。該半標準探頭座包括置于基片1602表面的預制導電材料初始層1604。，該導電材料初始層1604含有接地平面1608和多塊信號觸片1606a～1606p。接地平面1608與信號觸片1606a～1606p用間隙1610相互電隔離，在間隙1610中設置絕緣材料。
雖然信號觸片1606a～1606p可用任何圖案或布設設置，但最好選圖16所示的二維網格圖案，其中信號觸片一般相互均勻地隔開。而在一較佳實施例中，信號觸片1606a～1606p之間的間隙1610約為2～20密耳，尤其合適的是4密耳。同樣在一較佳實施例中，信號觸片1606a～1606p的設置節距約為20～100密耳，尤其合適為60密耳(這里的節距指信號觸片上的點與相鄰信號觸片上的相同點之間距離)。當然，前述的間距與節距只是示例，本發明并不受此限制。
在一較佳實施例中，如圖16與17所示，信號觸片1606l～1606p大于通路1628與基片1602表面的截面面積。這被認為容易進行連接信號觸片1606的跡線的路徑選擇。此外，信號觸片1606l～1606p較佳地一般為缺角的方形，如圖16所示，據信該形狀有助于提高信號觸片在基片1606表面上的密度，并使其在基片表面所占的面積為最小，且便于跡線與之連接。但對本發明而言，信號觸片1606的尺寸或形狀都不是關鍵，可應用任何尺寸或形狀。
應該理解，雖然圖16示出16塊信號觸片1606a～1606p，但可以使用任意數量的信號觸片，其實在眾多場合中使用了成百上千塊信號觸片。再者，雖然接地平面1608示為單一平面，但也可包括多個平面。
如圖17所示，信號通路1628將信號觸片1606a～1606p電氣連接至端子1612a～1612p(圖17中只能看到端子1612e～1612h)。同樣如圖17所示，信號通路1628可以包括水平部分，使基片一側的端子1612a～1612p與另一側的信號觸片1606a～1606p偏移。當然，信號通路1628的水平部分可以傾斜而非水平，或者信號通路1628完全垂直而沒有水平或傾斜部分(圖17未示出垂直通路的例子)。當然，有些信號通路1628可以是完全垂直，而另一些包括水平或傾斜部分。
可在基片1602中埋置一個或多個(圖17示出兩個)導電平面1616、1618。在圖16與17的例中，導電平面1616、1618。在圖16與17示出的例子中，導電平面1616、1618一般平行于探頭座1602的外表面，且與探頭座外表面的形狀與尺寸相近。然而，導電平面1616、1618的形狀、尺寸與配置并不是關鍵，可以使用其它形狀、尺寸與配置。如下面更詳盡描述的那樣，導電平面1616、1618可以接至電壓源或地，可控制屏蔽阻抗，或相反影響信號通路1628的電學特性。在圖16與17的例中，通路1624把基片1602表面的接地平面1608電氣連接至導電平面1616，通路1626則把埋置的平面1616電氣連接至導電平面1618。分別設置在埋置平面1616、1618中的孔1620、1622讓信號通路1618穿過這些平面，不會將信號通路1618電氣連接至埋置平面1616、1618。孔1620、1622含有絕緣材料。
圖18～23示出圖16與17中探頭座的示例性定制化(圖7步驟708)。如圖18、19A與19B所示，在預制的探頭座1602上方形成一層絕緣材料1802(接地平面1608和信號觸片1606a～1606p示成虛線，表示在絕緣材料1802下面)。一種非限制的合適絕緣材料是聚酰亞胺。在絕緣層1802中留下或形成孔1804a～1804d、1804f～1804p和1806a～1806c。如下所述，在絕緣層1802上方形成定制導電層，并在初始預制的導電層1604與該定制導電層之間要求互連的地方設置孔1804a～d、1804f～p和1806a～c。本領域的技術人員熟悉在探頭座1602上方形成絕緣材料1802并在絕緣層中設置孔1804a～d、1804f～p與1806a～c的各種方法，可使用任一方法。
如圖20、21A與21B所示，在絕緣層1802上方形成定制導電材料層，該層包括但不限于與預制的導電層1604的導電互連線、探針觸片、電子元件觸片、導電跡線和/或其它元件。圖20的元件2004a～d和2004f～p示出了幾例導電互連線，它們形成于絕緣層1802中留出的孔內。圖20的元件2008a～d示出的幾例探針觸片，是有待形成或附接探針元件的導電區，該探針元件用于探測被測半導體裝置上的觸片。圖20的元件2010a與2010b是幾例電子元件觸片，它們是有待形成或附接電容器等電子元件端子的導電區。圖20的元件2012、2014、2016、2018、2020、2022和2024示出的幾例跡線，在導電互連線、探針觸片與電子元件觸片之間提供電氣連接。本領域技術人員熟悉各種導電材料圖案層的形成方法，可應用任一種方法。
在圖20、21A與21B的例中，信號觸片2004f、2004g、2004j與2004k用于測試集成電路。探針觸片2008a～d形成于與集成電路上相應測試點一致的位置。探針觸片2008a通過跡線2014和互連線2004g電氣連接信號觸片1606g，探針觸片2008b通過跡線2016和互連線2004f連接信號觸片1606f，探針觸片2008c同樣通過跡線2018和互連線2004j連接信號觸片1606j，而探針觸片2008d通過跡線2020和互連線2004k連接信號觸片1606k。
該例中，電容器準備接在探針觸片2008d與地之間，因而跡線2020將一塊電子元件觸片2010b電氣連接探針觸片2008d，另一電氣元件觸片2010a則通過跡線2022和互連線2006b電氣連接地平面1608。需要的話，還可包括用于其它電子元件如電阻器、二極管、微處理器、微控制器、存儲器等的觸片。本例中，只有信號觸片1606f、1606g、1606j與1606k同被測試集成電路有信號往來(可包含電源和/或接地連接)，因此其它信號觸片可接至地平面1608，可改善探頭的電學性能。在圖20的例中，信號觸片1606a～d、1606h和1606l通過跡線2012與互連線2004a～d、2004h和2004l相互連接。信號觸片1606a～d、1606h與1606l也通過跡線2012與互連線2006a連接地平面1608。不用的信號觸片1606i和1606m～p同樣相互連接地平面1608，即信號觸片1606i和1606m～p通過跡線2024與互連線2004i和2004m～p相互連接，并通過跡線2024與互連線2006c這些信號觸片連接地平面1608。在圖20、21A與21B的例中，信號觸片1606e雖然不用于測試集成電路，但因靠近探針觸片2008b，故不連接地平面1608。不過，信號觸片1606e也可連接地平面1608和/或其它不用的信號觸片。
要指出，為便于圖示，圖20的跡線2012、2014、2016、2018、2020、2022與2024雖被示成相當細，但這些跡線中的任一條或多條可以做得更粗。實際上，較有利的是將一條或多條這種跡線形成為比絕緣層1802占用更多不用區的平面，同時將這種跡線與定制導電層中不準備電氣電氣連接該跡線的其它部分絕緣起來。本領域技術人員將明白，增大跡線尺寸可提高其電學特性。或者將這種跡線做成導電材料網格。
如圖22與23所示，可在每塊探針觸片2008a～d上形成或放置探針2202。這樣，從探針2202到信號觸片1606再到端子1612構成導電路徑。如圖22與23所示，可在元件觸片2010a與2010b上形成或放置電容器2204等電子元件。
顯然，探針2202專門放置在標準探頭座1602上，而在探針2202之間通過選擇的信號觸片1606至探頭座1602上選擇的端子1612形成定制的電氣連接。此外，可在探頭座1602上專門放置電氣元件，包括但不限于電容器、電阻器、有源電子器件等。
還應明白，雖圖中未示出，但可在含跡線2012、2014等的定制圖案導電層上方形成第二絕緣材料層，接著在該第二絕緣層中形成帶通路(類似于通路2004、2006)的另一定制圖案導電層，以在第一與第二定制圖案導電層之間形成電氣連接。同樣地，可在第二定制圖案導電層上方形成絕緣材料與定制圖案導電材料的附加交替層。此時，可在最外面的定制圖案層上形成把元件(如探針2008與電容器2204)緊固于探針基片1602外表面的觸片。電路元件如電阻器、電容器、二極管、有源電子電路等，當然可以形成或埋置在一層或多層絕緣與圖案導電層的交替層內。
如上例所述，對探頭座1602添置了絕緣層1802、定制導電層和探針2202后，探頭座1602就可經歷附加選用的處理步驟。之后，如參照圖7的步驟710和圖8A～15所述，可將探頭座1602連接至其它元件(如圖8B的印制電路板602、圖14或15的插入器1420、1520等)，形成探針卡組件。
應指出，可對通過探測卡組件連接地平面1608的不用的信號觸片1606中一片提供接地連接或參考電壓，或讓地平面1608浮置。另一種辦法是設置一根與被測試集成電路上的接地觸片接觸的探針2202，使它與地平面1608電氣連接。當然，還可應用前述方法的某種組合。
圖24、25A與25B示出一種圖16和17所示半標準探頭座的變型。圖24、25A與25B示出的該探頭座也可在圖5的步驟504制備，再在圖7的步驟706選擇。
如圖24、25A與25B所示，該示例的探頭座包括基片2402，較佳地用陶瓷等非導電材料或其它耐用材料制作。該半標準探頭座包括位于基片2402表面的預制初始圖案化導電材料2404，該層包括信號觸片2406a～p和地觸片2408a～d。信號觸片2406a～p相互電隔離，并與地觸片2408a～d電隔離。
雖然信號觸片2406a～p能以任何圖案或布局設置，但優先應用圖24的二維格柵圖案，其中信號觸片通常相互均勻地隔開。而在一較佳實施例中，兩相鄰信號觸片2406a～p間的間距約為2～15密耳，尤其合適的為4密耳。在另一較佳實施例中，信號觸片2406a～p設置的節距為15～50密耳，尤其以30密耳最合適。當然，前述的間距與節距只供優選與示例，本發明并不受此限制。
在一較佳實施例中，如圖24與25A所示，信號觸片2406l～p大于通路2428與基片表面2402的截面積，據信便于跡線連接信號觸片1606的路徑選擇。此外，信號觸片2406l～p較佳地一般為缺角的方形，如圖24所示。據信該形狀有助于提高信號觸片在基片2406表面上的密度，并盡量減小信號觸片在基片2406表面上的密度，并使信號觸片在基片表面占據的面積最小化，而且還便于把跡線接至信號觸片。不過，信號觸片2406的尺寸或者形狀均非本發明的關鍵，可使用任何尺寸或形狀。
應該理解，雖然圖24示出16塊信號觸片2406a～p和4塊接地觸片2408a～d，但可以使用任何數量的信號與接地觸片。實際上，眾多場合使用了成百上千塊信號觸片。
如圖25A與25B所示，信號通路2428把信號觸片2406a～p電氣連接至端子2412a～p(圖25A只看得見端子2412a～d，圖25B只看得見2412i～1)。像圖17的實例一樣，如圖25A所示，信號通路2428包括水平或傾斜部分，并在基片2402中埋置了一個或多個(圖25A與25B示出兩個)導電平面2416、2418，它們類似于上述圖17的導電平面1616、1618。
在圖24、25A與25B的例子中，如圖25B所示，接地觸片2408a～d由通路2424電氣連接導電平面2416，導電平面2416通過通路2426電氣連接導電平面2418。如圖25A所示，導電平面2416、2418分別設有孔2420、2422，使信號通路2418穿過這些平面而不將信號通路2418電氣連接導電電平面2416、2418。孔2420、2418含有絕緣材料。
圖26～29B示出圖24、25A與25B中探頭座的示例定制化(圖7步驟708)。類似于上述圖16與17的探頭座定制化，如圖26、27A～27C所示，在預制的探頭座2402上方形成絕緣材料層2602，在其上方再形成圖案化導電層(圖26中，信號觸片2406a～p和接地觸片2408a～d示成虛線，表示它們在絕緣層2602與圖案化導電層下面)。絕緣層2602與圖案化導電層一般類似于上述圖18～21B絕緣層1802與圖案化導電層。
如參照圖18、19A與19B所述，孔留在預制的初始導電層2404(信號觸片2406a～p和接地觸片2408a～d)與圖案化導電層之間處于連接的絕緣材料2602中。如上參照圖20、21A與21B所述，在絕緣層2602上方形成的定制圖案化導電層，包括但不限于與信號觸片2406a～p的導電互連線、與接地觸片2408a～d的導電互連線、探針觸片、電子元件觸片、導電跡線和/或其它元件。圖26的元件2604a～p和2606a～d示出幾例形成在絕緣層2602中所留的孔里的導電互連線，通過絕緣層2602在初始圖案化導電層2404與定制圖案化導電層之間提供電氣連接。圖26的元件2608a～d示出幾例探針觸片，它們是準備形成或附接探針元件的導電區，以便探測被測半導體裝置上的觸片。圖26的元件2610a與2610b示出幾例電子元件觸片，它們是準備形成或附接電容器等電子元件端子的導電區。圖26的元件2612、2614、2618、2618、2620示出幾例跡線，可在導電互連線、探針觸片與電子元件觸片之間提供電氣連接。
在圖26、27A～27C的例中，測試集成電路只使用信號觸片2406f、2406g、2406j與2406k。探針觸片2608a～d形成的位置與集成電路上相應的測試點一致。探針觸片2608a通過跡線2614與互連線2604g電氣連接信號觸片2406g，探針觸片2608b通過跡線2616與互連線2604f接信號觸片2406f。同樣地，探針觸片2608c通過跡線2618與互連線2604j接信號觸片2406j，而探針觸片2608d通過跡線2620與互連線2604k接信號觸片2406k。
在該例中，準備在探針觸片2608d與地之間接一電容器；因此，跡線2620把一塊電子元件觸片2610b電氣連接探針觸片2608d，而另一塊電子元件觸片2610a通過跡線2612與互連線2606b電氣連接接地觸片2408d。需要的話，還可包括電阻器、二極管、微處理器、微控制器、存儲器等其它電子元件的觸片。本例中，只有信號觸片2406f、2406g、2406j與2406k同被測集成電路有信號往來(包括電源與接地連接)，因而其它信號觸片可接地，提高探頭座的電學性能。在圖26的例中，跡線2612與互連線2604d、2604e、2604h、2640i、2604l和2604m～p將各不用的信號觸片2406a～d、2406e、2406h、2406i、2406l與2406m～p相互連接，而互連線2606a～d將跡線2612接至各接地觸片2408a～d。
如參照圖20所述，為便于顯示，雖然把圖26的跡線2612、2614、2616、2018與2020示成相對細，但其中任何一條或多條可以做得更粗。例如，可將一條或多條跡線形成比絕緣層2602占用更多不用面積的平面(或網格)，同時把這種跡線與定制導電層不打算電氣連接的跡線的其它部分絕緣起來。
如圖28、29A與29B所示，可在每塊探針觸片2608a～d上形成或放置探針2802，提供從探針2802到信號觸片2406再到端子2412的導電路徑。在圖28、29A與29B的例中，在元件觸片2610a與2610b上形成或放置一電子元件，如電容器2804。
這樣，在標準探頭座2402上定制放置了探針2802，并且通過選擇的信號觸片2406到探頭座2402上選擇的端子2412，在探針2802之間建立了定制的電氣連接。此外，還在探頭座2402上定制放置了諸電氣元件，包括但不限于電容器、電阻器、有源電子元件等。當然，如上例所述，對探頭座2402增設了絕緣層2602和定制導電層后，探頭座2402就可經歷附加選擇的處理步驟。如以上參照圖16～23的實例所討論的，可以添加附加交替的絕緣材料層和定制圖案化導電材料層。之后，如通常參照圖7步驟710和圖8A～15所述，將探頭座2402與其它元件(如圖8B的印制電路板602、圖14或15的插入器1420、1520等)相連，形成探測卡組件。
應指出，可對通過該探測卡組件連接接地觸片2408的一塊不用的信號觸片2406提供接地連接或參考電壓。或者，讓互連的不用信號觸片2406與接地觸片2408浮動(left floating)。再不然，可提供一根位置與待測集成電路上接地觸片相接觸的探針2802，并電氣連接至互連的不用信號觸片2406和接地觸片2408。當然，也可使用上述諸法的組合。
圖30示出另一則半標準探頭座，可在圖5步驟504制備，再在圖7步驟706選擇。如圖30所示，該示例性探頭座有一基片3002，較佳地用非導電材料如陶瓷或其它耐用材料制作。該半標準探頭座在基片3002一面有一預定圖案的導電觸片。
觸片排列圖案設計成便于定制路徑選擇，下面將作描述。一示例圖案示于圖30。在圖30中，諸觸片初步排成水平(相對圖30)組3004、3006、3008、3010、3012、3014。組3004和3014包括電源觸片與電容器觸片，組3006、3008、3010、3012包括信號觸片。信號觸片通過基片3002的通路(未示出)接至基片反面的端子(未示出)。例如，像信號觸片1060～(h)經圖17的通路1628接端子1612(e)～(h)一樣，圖30的信號觸片以同樣方法接至基片3002反面的端子。組3004和3014的電源與電容器觸片接至基片3002中或上面的一個或多個電源或接地平面或連接線。如將要描述的，水平組3006、3008、3010、3012中信號觸片間的尺寸與間距，隨離基片3002上某一點如中心點3019的距離而增大。
圖31示出第一水平組觸片3004的一部分31(圖31示出第一水平組觸片3004中接近穿過圖30中基片3002中的虛線3018的一部分觸片)。如上個所述，第一水平組觸片3004包括電容器觸片與電源觸片。在圖31的第一水平組觸片3004的示例配置中，第一水平組3004里有三行獨立的觸片。這些水平的三行包括一行收容旁通電容器接地端子的觸片3102、一行收容旁通電容器電源端子的觸片3104和一行電源觸片3106。行3102中收容旁通電容器接地端子的各觸片都接地。例如，行3102中的各觸片可接至埋置于或設置在基片3002上的接地平面。當然，有一個或多與于基片3002有關的接地平面。行3104中收容旁通電容器電源端子的各觸片都接電源。例如，行3104的各觸片可接至埋置于或設置在基片3002上的電源平面。同樣地，有一個或多個與基片3002有關的電源平面。行3106的各電源觸片也接電源(如電源平面)，而且將會看到，可對被測集成電路提供電源。行3106的各電源觸片在內部接至行3104的一塊或多塊觸片。實際上，行3106的各電源觸片較佳地在內部接至行3104中直接位于該電源觸片上方的觸片。
圖32示出基片3002上第二水平組觸片3006的一部分32(圖32示出第二水平組觸片3008中接近中心線3018的一部分觸片)。如上討論，第二水平組觸片3006還包括尺寸與間距隨每塊觸片離中心點3019的距離而變化的信號觸片。在圖32的示例圖案中，第二水平組觸片3006的信號觸片，各3202、3204、3206、3208、3210都排出四塊一列，信號觸片間的尺寸與間距隨一特定觸片離中心點3019(圖30)的距離而增大。
在32的示例圖案中，信號觸片間的兩個間距隨特定觸片離中心點3019的距離而變。圖32中，第一間距標為“A”，是列中(如列3202、3204、3206、3208或3210)相鄰觸片的垂直(相對圖32)距離；第二間距標為“D”，是相鄰列中觸片間的水平(相對圖32)距離。
圖33示出基片3002上第三水平組觸片3008的一部分33(圖33示出第三水平組觸片3008接近中心線3018的一部分觸片)。如上討論，第三水平組觸片3008包括尺寸與間距隨各觸片離中心點3019(圖30所示)的距離而變的信號觸片。在圖33的示例圖案中，第三水平組3008的信號觸片，各3302、3304、3306、3308、3310都排出四塊一列，每列之間設一單塊信號觸片3312、3314、3316、3318。如下詳述，信號觸片間的尺寸與間距隨一特定觸片離基片3002上的中心點3019(圖30所示)的距離而增大。
在圖33的示例圖案中，觸片間的三種間距隨一特定觸片離圖30的中心點3019的距離而變。第一間距在33中標為“A”，是一列中(如列3302、3304、3306、3308、3310)相鄰觸片間的垂直(相對圖33)距離；第二間距標為“B”，是相鄰列中觸片間的水平(相對圖33)距離；第三間距標為“C”，是各塊信號觸片3312、3314、3316或3318和相鄰列觸片3302、3304、3306、3308、3310的中心點之間的水平(相對圖33)距離。
圖34示出基片3002上第四水平組觸片3010的一部分34(圖34示出第四水平組觸片3010接近中心線3018的一部分觸片)。如上討論，第四水平組觸片3010也包括尺寸與間距隨各觸片離中心點3019(圖30)的距離而變。在圖34的示例圖案中，第四水平組觸片3010的信號觸片包括單行信號觸片3402，信號觸片間的尺寸與間距隨一特定觸片離基片3002的中心點3019(圖30)的距離而增大。
在圖34的示例圖案中，觸片間一種間距隨一特定觸片離中心點3019的距離而變。該間距在圖34中標為“E”，如圖34所示，是相鄰觸片間的水平(相對圖34)距離。
在圖30的圖案中，第五組水平觸片3012類似于第二組水平觸片3006。在圖30的圖案中，第六組水平觸片3014一般類似于第一組水平觸片3004，不過是第一組水平觸片的倒置或鏡像。
如上討論，水平組3006、3008、3010與3012中一特定信號觸片的尺寸及其離相鄰觸片的間距，隨特定信號觸片離基片3002上某一點(如基片3002中央的點3019)的徑向距離而變(較佳為增大)。在一實施例中，觸片間的尺寸與間距選成在表1列出的范圍內。
表I

表I(和表II～IV)中，“離中心距離”指中心點3019與觸片中心之間的水平距離(相對圖30)，以英寸計；“觸片尺寸”指方形觸片的邊長(密耳--)；“A”、“B”、“C”、“D”和“E”指間距(密耳)，與圖32～34規定的標號相同。實際上，可在上述諸范圍內對觸片尺寸與間距選擇具體的數值。例如，下面三張表格從上述范圍內對觸片尺寸與間距選出了幾例有利的實施方案。
實例1表II

實例2表格III

實例3表格IV

為了說明，參照上述例1(表II)例子，那些中心點離中心點3019在0～0.25英寸的第二水平組觸片3006的信號觸片，一般是邊長約7.42126密耳的方形，這種信號觸片列(如列3202、3204、3206、3208、3210)的觸片垂直間距(“A”)應是9.02126密耳，而該列與正在移離中心線3018的相鄰之間的水平間距(“D”)為35.42126密耳。
仍參照表II實例1，但現在涉及第二水平組觸片3006中中心點離中心點3019為0.26～0.5英寸的各信號觸片，這些觸片一般為邊長約9.92126密耳的方形。這種信號觸片列(如列3202、3204、3206、3208、3210)的觸片垂直間距(“A”)為11.52126密耳，該列與政咱月中心線3018的相鄰的水平間距(“O”)為37.92126密耳。
在表II列出的其它范圍之一中，第二水平組觸片3006中中心點偏離中心點3019的各信號觸片，其尺寸和“A”與“D”間距同表2規定的相似。
仍參照表II實例1，但現在涉及第三水平組觸片3008的各信號觸片，那些中心點離中心點3019為0～0.25英寸的信號觸片，通常是邊長為7.42126密耳的方形，若這種信號觸片位于四平列之一中(如圖33的3302、3304、3306、3308、3310)，則該列的觸片垂直間距(“A”)應為9.02126密耳，而該列與正在移離中心線3018的相鄰列的水平間距(“B”)為28.82126密耳。若這種信號觸片是置于四片列(如圖33的3312、3314、3316、3318)之間的各觸片之一，其間距“C”)應是14.42163密耳。
仍參照表II實例1，在第三水平組觸片3008中，其中心點離中心點3019為0.26～0.5英寸的各信號觸片，通常為邊長是9.92123密耳的方形。若這種信號觸片位于四片列之一(如圖33的3302、3304、3306、3308、3310)，則該列的觸片垂直間距(“A”)應是11.52126密耳，而該列與正在移離中心線3018的相鄰列的水平間距(“B”)將為31.32126密耳。若這種觸片是四片列(如圖33的3312、3314、3316、3318)之間各個觸片之一，其間距“C”應是15.66063密耳。
在表II所列出的其它范圍之一中，第三水平組觸片3008內中心點偏離中心點3019的各信號觸片的尺寸和間距“A”、“C”、與“B”，與表2的規定相似。
仍參照表II實例1，但現在涉及第四水平組觸片3010的各信號觸片，其中心點3019為0～0.25英寸的信號觸片，一般為邊長7.42126的方形，這種觸片與離開中心線3018方向的相鄰觸片的水平間距(“E”)為9.02126密耳。仍參照表II實例1，但現在涉及中心點離中心線3018為0.26～0.5英寸的第四水平組觸片3010中的各信號觸片，這些觸片一般為邊長9.92126密耳的方形，這種觸片與移離中心線3018方向的相鄰觸片的水平間距(“E”)為11.52126密耳。
在表II列出的其它范圍之一中，第四水平組觸片3010內中心點偏離中心點3019的各信號觸片，觸片尺寸和間距“E”類似于表II的規定。
第五水平組觸片3012中，觸片的尺寸與間距一般都類似于第二水平組的觸片3006。第一和第七水平組觸片3004、3014諸觸片的尺寸與間距，可以是均一的，或按上述尺寸與間距方案轉移變化。
圖35示出圖30～34所示探頭座的示例定制化(圖7步驟708)。如35所示，對基片表面3002有選擇地加一層定制圖案化的導電材料。一般而言，該定制圖案層包括諸探針觸片，在其上形成或放置了接觸被測半導體裝置測試點的探針。該定制圖案層還包括諸跡線，用于將探針觸片電氣連接至第一或第六水平組觸片3004、3014之一中的電源觸片，或電氣連接至第二到第五水平組觸片3006、3008、3010、3012之一中的一特定信號觸片。
圖35示出兩塊示例的探針觸片3520、3522。如圖35所示，觸片3522通過跡線3524連接至第四水平組觸片3010中信號觸片3526。同樣如圖35所示，觸片3520通過跡線3518接至第一水平組之觸片3004中的電源觸片3516。
雖然圖35中未示出，但是在對應于被測半導體裝置上各測試點的諸位置都形成了附加的探針觸片，然后在探針觸片上形成探針。探針可以是任一類型，上面討論了其實例。在第一和第六水平組觸片3004、3014中，把旁通電容器連接至電容器觸片。例如，旁通電容器連接至電容器觸片3510、3512，對形成或連接在探針觸片3520上的探針提供退耦電容。
如上所述，對探頭座3002添加了包括探針觸片與跡線的定制導電層后，探頭座3002就可經歷附加任選的處理步驟。之后，通常像參照圖7步驟710和圖8A～15所述那樣，將探頭座3002連接至其它元件(如圖8B的印制電路板602、圖14或15等的插入器1420、1520)形成探測卡組件。
顯然，雖然圖中未示出，但是可在該定制導電層上方形成絕緣材料層，并在其上方形成第二定制導電層，通過絕緣層設置的導電通路在第一與第二定制導電層之間提供電氣連接。其實可形成若干定制導電層，各層由絕緣層分開，通過絕緣層設置的導電通路用于定制導電層之間的電氣連接。若形成一層以上的定制導電層，則通常在最外面的定制導電層上形成供準備固定于探針基片3002外表面的諸元件的觸片(如探針觸片3520、3522)。當然，在一個或多個交替的絕緣層與定制導電層中可以形成或埋置諸電路元件，如電阻器、電容器、二極管、有源電子電路等。
顯然，圖30～35示出的特定觸片圖案與特定的觸片形狀(方形)以及上述表I～IV列出的尺寸與間距變化只用于示例。可使用其它圖案與觸片形狀以及尺寸與間距變化在預制的基片3002上形成預制的觸片圖案，使其中觸片的尺寸、位置和/或間距觸片離基片上某一點、線或區域的距離而變化，以便于安置構成加到基片的定制圖案化層的探針觸片和跡線。
這樣，已描述了本發明諸示例的實施例和應用，顯然，可作出各種修正、修改和替代的實施例與應用而保持在本發明的范圍與精神內。例如，導電平面、觸片、跡線等可以是實心的，或由導電材料網格構成。又如探頭基片上觸片圖案的取向可與圖示實例不同。作為一個例子，圖30中觸片3004、3006、3008、3010、3012、3014的水平行可以相對基片3002作對角線取向(不是圖30的水平取向)。本發明只受下述權項限制。
權利要求
1.一種探頭，其特征在于，所述探頭包括；有第一表面和相對第二表面的基片；埋置在所述基片內的導電平面；置于所述第一表面的多個端子；置于所述第二表面并與所述多個端子電氣連接的多塊信號觸片；和在所述第二表面上位于所述信號觸片之間并與所述導電平面電氣連接的導電區，所述導電區與所述多塊信號觸片電氣絕緣。
2.如權利要求1所述的探頭，其特征在于，所述導電區包括一導電平面。
3.如權利要求2所述的探頭，其特征在于，所述導電平面包括多個其內設置了所述多塊信號觸片的開口。
4.如權利要求3所述的探頭，其特征在于，每個所述開口在所述置于其內的信號觸片與所述導電平面之間設置的間距為2～20密耳。
5.如權利要求2所述的探頭，其特征在于，所述多塊信號觸片設置成二維陣列。
6.如權利要求5所述的探頭，其特征在于，所述多塊信號觸片設置的節距為20～100密耳。
7.如權利要求1所述的探頭，其特征在于，所述導電區包括多塊接地觸片。
8.如權利要求7所述的探頭，其特征在于，在每塊所述接地觸片之間設置至少一塊信號觸片。
9.如權利要求7所述的探頭，其特征在于，所述多塊信號觸片設置成二維陣列。
10.如權利要求9所述的探頭，其特征在于，相鄰的信號觸片相互隔開2～15密耳。
11.如權利要求9所述的探頭，其特征在于，所述多塊信號觸片設置的節距為15～50密耳。
12.如權利要求7所述的探頭，其特征在于，所述多塊信號觸片與所述多塊接地觸片，以某種圖案設置在所述基片的所述第二表面上，包括在至少兩塊信號觸片之間設置一接地觸片的子圖案；和所述子圖案的二維陣列。
13.如權利要求12所述的探頭，其特征在于，所述子圖案包括一設置在四塊信號觸片之間的接地觸片。
14.一種制作探測卡組件的方法，其特征在于，所述方法包括提供所述探測卡組件中作為預制元件的第一元件，所述第一元件包括基片和所述基片第一表面上的第一圖案化導電層，所述第一圖案化導電層包括與設置在所述基片第二表面上的多個端子電氣連接的多塊信號觸片，和與埋置在所述基片內的導電平面電氣連接的導電區，所述多塊信號觸片與所述導電區和所述埋置的平面電氣絕緣；之后，接收有關由所述探測卡組件待測試的半導體裝置的設計數據，所述設計數據包括在所述半導體裝置上的測試點位置，在對應于所述半導體裝置上所述測試點位置的所述第一電子元件上形成多塊接觸元件觸片，并與所述信號觸片的第一子組電氣連接；將信號觸片從所述信號觸片第二組電氣連接至所述導電區；和增設多個接觸元件，使所述半導體裝置上的所述測試點與所述多塊接觸元件觸片相接觸。
15.如權利要求14所述的方法，其特征在于，所述導電區包括一接地平面。
16.如權利要求15所述的方法，其特征在于，所述接地平面包括多個內置所述多塊信號觸片的開口。
17.如權利要求14所述的方法，其特征在于，所述導電區包括多塊接地觸片。
18.如權利要求14所述的方法，其特征在于，所述方法還包括在所述第一電子元件上形成多塊電子元件觸片；和在所述多塊觸片上設置至少一個電子元件。
19.如權利要求18所述的方法，其特征在于，所述至少一個電子元件是電容器。
20.如權利要求14所述的方法，其特征在于，所述方法還包括將多塊信號觸片從所述信號觸片的所述第二組電氣連接在所述導電區。
21.如權利要求14所述的方法，其特征在于，至少一個所述測試點從所述半導體裝置表面突出，所述多個接觸元件包括至少一個配置成與所述突出的測試點接觸的相應接觸元件。
22.如權利要求21所述的方法，其特征在于，所述至少一個相應的接觸元件選自由觸片、凹槽與插口構成的組。
23.如權利要求14所述的方法，其特征在于，所述方法還包括把所述第一元件與至少另一元件組合構成所述探測卡組件。
24.如權利要求23所述的方法，其特征在于，所述至少另一個元件是配置成與半導體測試儀電氣連接的印制電路板、插入器和具有半導體測試儀電纜的接口中一個。
25.如權利要求14所述的方法，其特征在于，所述方法還包括在所述第一圖案化導電層上方形成一絕緣層，并在所述絕緣層上形成所述多塊接觸元件觸片。
26.一種探頭，其特征在于，所述探頭包括具有第一表面和相對的第二表面的基片；設置在所述第二表面上的多個端子；和與所述多個端子電氣連接并以某種圖案設置在所述第一表面上的多塊信號觸片，其中至少某些所述信號觸片相鄰的間距隨所述相鄰觸片之一在所述第一元件上的位置而變化。
27.如權利要求26所述的探頭，其特征在于，所述至少某些所述多塊觸片中諸相鄰觸片的所述間距，隨所述觸片離所述基片上一參考位置的距離而增大。
28.如權利要求26所述的探頭，其特征在于，所述至少某些所述多塊觸片的尺寸，隨所述觸片在所述基片上的位置而變化。
29.如權利要求28所述的探頭，其特征在于，所述至少某些所述多塊信號觸片的所述尺寸，隨所述觸片離所述基片上一參考位置的距離而增大。
30.一種制作探測卡組件的方法，其特征在于，所述方法包括提供所述探測卡組件中作為預制元件的第一元件，所述第一元件包括多塊信號觸片，至少某些觸片與相鄰觸片的間距隨所述信號觸片在所述第一元件上的位置而變化；之后，接收有關由所述探測卡組件待測試的半導體裝置的設計數據，所述設計數據包括在所述半導體裝置上的測試點位置；在對應于所述半導體裝置上所述測試點位置的所述第一電子元件上形成多塊接觸元件觸片，所述接觸元件觸片與所述多塊信號觸片逐一電氣連接；和增設多個接觸元件，使所述半導體裝置上的所述測試點與所述多塊接觸元件觸片相接觸。
31.如權利要求30所述的方法，其特征在于，所述方法還包括將所述第一元件與至少另一元件組合構成所述探測卡組件。
32.如權利要求31所述的方法，其特征在于，所述至少另一個元件是配置成與半導體測試儀電氣連接的印制電路板、插入器和具有半導體測試儀電纜的接口中一個。
33.如權利要求30所述的方法，其特征在于，至少一個所述測試點從所述半導體裝置表面突出，所述多個接觸元件包括至少一個配置成與所述突出的測試點接觸的相應接觸元件。
34.如權利要求31所述的方法，其特征在于，所述至少一個相應的接觸元件選自由觸片、凹槽與插口構成的組。
35.如權利要求30所述的方法，其特征在于，所述至少某些所述多塊觸片的尺寸，隨所述觸片在所述第一元件上的位置而變化。
36.如權利要求35所述的方法，其特征在于，所述至少某些所述多塊信號觸片的所述尺寸，隨所述觸片離所述第一元件上的一參考位置的距離而增大。
37.如權利要求30所述的方法，其特征在于，所述至少某些所述多塊觸片中諸相鄰觸片的所述間距，隨所述觸片離所述第一元件上一參考位置的距離而增大。
全文摘要
一種設計與制造探測卡組件的方法，包括對一種或多種預定的設計，預制探測卡組件的一個或多個元件，之后，接收有關新設計的半導體裝置的設計數據連同描述用于測試該半導體裝置的測試儀與測試算法的數據。利用收到的數據，選擇一個或多個預制元件，再用該收到的數據定制一個或多個選擇的預制元件。接著，用這些選擇和定制的元件構成探測卡組件。
文檔編號H01L21/66GK1547669SQ02816526
公開日2004年11月17日 申請日期2002年7月10日 優先權日2001年7月11日
發明者G·W·格魯比, I·K·漢德羅斯, B·N·艾爾德里格, G·L·馬休, P·洛特非扎德, C·－C·程, G W 格魯比, こ, 漢德羅斯, 胤竊 , 艾爾德里格, 馬休 申請人:佛姆法克特股份有限公司