專利名稱：具有電隔離的讀寫電路的mram結構的制作方法
技術領域：
本發明涉及磁阻隨機存取存儲器(MRAM)，更具體地，涉及MRAM的結構。
背景技術：
在包括MRAM的任何存儲器類型方面，不斷希望減小存儲器大小和提高性能。性能的一個重要的方面是存儲器被讀出和被編程(寫入)的速度。速度限制包括諸如位單元的性能和穿過陣列的線的電容量等因素。已開發了各種各樣的技術來改進這些特性。例如，存儲器陣列通常被劃分成子陣列，以使得沒有單根線具有過大的電容。這可減小功率消耗。MRAM中的這樣的技術通過把單元編組為單元組而得到發展，以減小位線的電容。全局位線被選擇地只耦合到所選擇的組。這具有減少被耦合到全局位線的存儲器單元數目的有利的效果。
然而，MRAM的前景是可具有高速和非易失性的通用存儲器。因此，需要繼續在速度和存儲器面積效率方面進行改進。因此，MRAM的結構方面需要進一步改進。


通過結合以下附圖作出的本發明的優選實施例的以下的詳細說明，本領域技術人員將容易明白本發明的上述的和進一步的更具體的目的和優點，其中圖1是磁阻隨機存取存儲器裝置的簡化截面圖；圖2是具有字線和位線的磁阻隨機存取存儲器裝置的簡化平面圖；圖3是顯示在磁阻隨機存取存儲器裝置中產生直接寫或觸發寫模式的磁場幅度組合的情形的圖；圖4是顯示當二者都接通時字電流和位電流的時序圖的圖；圖5是顯示當把’1’寫到’0’時，對于觸發寫模式的磁阻隨機存取存儲器裝置的磁矩矢量的旋轉的圖；圖6是顯示當把’0’寫到’1’時，對于觸發寫模式的磁阻隨機存取存儲器裝置的磁矩矢量的旋轉的圖；圖7是顯示當把’1’寫到’0’時，對于直接寫模式的磁阻隨機存取存儲器裝置的磁矩矢量的旋轉的圖；圖8是顯示當把’0’寫到已是’0’的狀態時，對于直接寫模式的磁阻隨機存取存儲器裝置的磁矩矢量的旋轉的圖；圖9是顯示當僅僅位電流接通時字電流和位電流的時序圖的圖；圖10是顯示當僅僅位電流接通時，磁阻隨機存取存儲器裝置的磁矩矢量的旋轉的圖；圖11是按照本發明的實施例的觸發式存儲器的方框圖；圖12是圖11的存儲器的一部分的更詳細的圖；圖13是對于了解圖11的存儲器的運行有用的時序圖；圖14是顯示本發明性結構的實施例的圖11的存儲器的一部分的電路圖；圖15是在圖14的結構的實施方案中使用的存儲器單元的第一截面圖；圖16是圖15的存儲器單元的第二截面圖；以及圖17是顯示圖14的電路圖上的變例的電路圖。
具體實施例方式
存儲器結構使用分開的字線用于讀和寫操作以及使用分開的位線用于讀和寫操作，以及被編組為具有公共本地讀位線的位組。這些組還被折疊成使得被選擇地耦合到同一條全局位線的兩個組，以便共用同一條字線。這些特性提供以下好處較小的寫驅動器面積、用于存儲器核心的較小的平均位尺寸、允許讀和寫操作之間的重疊、減小的全局位線電容量、和較高的電壓寫入。
現在轉到圖1，圖上顯示按照本發明的優選實施例的MRAM陣列3的簡化截面圖。在這個圖上，只顯示單個磁阻存儲器裝置10，但將會看到，MRAM陣列3包含多個MRAM裝置10，以及在描述寫入方法時，為了簡化起見我們只顯示一個這樣的裝置。
MRAM裝置10包括寫入字線20和寫入位線30。寫入字線20和寫入位線30包括導電材料，這樣電流可以通過。在這個圖上，寫入字線20被放置在MRAM裝置10的頂部以及寫入位線30被放置在MRAM裝置10的底部，并與字線20成90°角(見圖2)。作為替換例，寫入字線20被放置在MRAM裝置10的底部以及寫入位線30被放置在MRAM裝置10的頂部。
MRAM裝置10包括隧道結，它包括第一磁區域15、隧道勢壘16、和第二磁區域17，其中隧道勢壘16被夾心在第一磁區域15與第二磁區域17之間。在優選實施例中，磁區域15包括三層結構18，它具有在兩個鐵磁層45和55之間的反鐵磁耦合墊襯層65。反鐵磁耦合墊襯層65具有厚度85，以及鐵磁層45和55分別具有厚度41和51。而且，磁區域17具有三層結構19，它具有在兩個鐵磁層46和56之間的反鐵磁耦合墊襯層66。反鐵磁耦合墊襯層66具有厚度87，以及鐵磁層46和56分別具有厚度42和52。
通常，反鐵磁耦合墊襯層65和66包括元素Ru、Os、Re、Cr、Rh、Cu或它們的組合的至少一項。而且，鐵磁層45、55、46、和56包括元素Ni、Fe、Mn、Co或它們的組合的至少一項。另外，將會看到，磁區域15和17包括不同于三層結構的綜合反鐵磁(SAF)層材料結構以及在本實施例中的三層結構的使用只是為了說明目的。例如，一個這樣的綜合反鐵磁層材料結構可包括鐵磁層/反鐵磁耦合墊襯層/鐵磁層/反鐵磁耦合墊襯層/鐵磁層結構的五層堆疊。
鐵磁層45和55，每個分別具有磁矩矢量57和53，它們通常通過反鐵磁耦合墊襯層65的耦合被保持為反向并聯。另外，磁區域15具有最終得到的磁矩矢量40和磁區域17具有最終得到的磁矩矢量50。最終得到的磁矩矢量40和50沿與寫入字線20和寫入位線30成一個角度，優選地成45°的方向的各向異性易磁化軸取向(見圖2)。而且，磁區域15是自由鐵磁區域，意味著最終得到的磁矩矢量40在存在施加的磁場下是自由旋轉的。磁區域17是釘住的鐵磁區域，意味著最終得到的磁矩矢量50在存在中等的施加的磁場下不能自由旋轉的，以及被使用來作為參考層。
雖然反鐵磁耦合層被顯示為在每個三層結構中的兩個鐵磁層之間，但將會看到，鐵磁層可以通過其他措施進行反鐵磁耦合，諸如靜磁場或其他特性。例如，當單元的縱橫比被減小到5或更小時，鐵磁層從靜磁場通量區被反平行地耦合。
在優選實施例中，MRAM裝置10具有三層結構18，它對于非圓形面具有范圍為1到5的長度/寬度比。然而，我們顯示一個圓形的面(見圖2)。MRAM裝置10在優選實施例中是圓形的，以使得對于來自形狀各向異性的交換場的貢獻最小化，也因為更加容易使用光刻處理把器件在橫向上縮放到更小的尺寸。然而，將會看到，MRAM裝置10可以具有其他形狀，諸如方形、橢圓形、矩形、或斜方形，但為了簡化起見顯示為圓形。
再者，在MRAM陣列3制造期間，每個隨后的層(即，30，55，65等)被沉積或否則順序地形成，以及每個MRAM裝置10可以以在半導體工業中已知的任何技術通過選擇性沉積、光刻處理、蝕刻等等被制作。在至少鐵磁層45和55的沉積期間，磁場被提供來設置用于這對(感應的各向異性)的優選的容易磁化的軸。提供的磁場產生用于磁矩矢量53和57的優選的各向異性軸。優選軸被選擇為在寫入字線20與寫入位線30之間的45°，正如現在將討論的。
現在轉到圖2，圖上顯示按照本發明的MRAM陣列3的簡化平面圖。為了簡化MRAM裝置10的說明，所有的方向將參照如圖所示的x和y坐標系統100，以及參照順時針方向94和逆時針方向96。為了進一步簡化說明，再次假設N等于2，這樣，MRAM裝置10包括在區域15中的一個三層結構，具有磁矩矢量53和57，以及最終得到的磁矩矢量40。另外，只顯示區域15的磁矩矢量，因為它們將被交換。
為了說明寫方法如何工作，假設磁矩矢量53和57的優選的各向異性軸分別是相對于負x和負y方向的45°角度和相對于正x和正y方向的45°角度。作為例子，圖2顯示磁矩矢量53指向為相對于負x和負y方向的45°角度。因為磁矩矢量57通常與磁矩矢量53反向平行取向的，磁矩矢量57指向為相對于正x和正y方向的45°角度。這種初始取向將被使用來顯示寫方法的例子，正如現在將討論的。
在優選實施例中，如果電流以正x方向流動，則寫入字電流60被規定為正的，以及如果電流以正y方向流動，則寫入位電流70被規定為正的。寫入字線20和寫入位線30的用途是在MRAM裝置10內創建磁場。正的寫入字電流60將感應周圍的寫入字磁場HW80，以及正的寫入位電流70將感應周圍的寫入位磁場HB90。由于在本例中寫入字線20是在MRAM裝置10的上面，在元件的面上，HW80將在對于正的寫入字電流60的正的y方向上加到MRAM裝置10。同樣地，由于寫入位線30是在MRAM裝置10的下面，在元件面上，HB90將在對于正的寫入位電流70的正的x方向上加到MRAM裝置10。將會看到，對于正的和負的電流流動的規定是任意的，這里的規定是用于說明的目的。把電流流動倒向的效果是改變在MRAM裝置10內感應的磁場的方向。電流感應的磁場的特性對于本領域技術人員是熟知的，這里不作進一步闡述。
現在轉到圖3，圖上顯示SAF三層結構的仿真的交換性能。仿真包含接近于具有固有的各向異性的同一個磁矩矢量(接近平衡的SAF)的兩個單域磁層，它們被反鐵磁地耦合，以及它的磁化動態特性由Landau-Lifshitz方程描述。x軸是寫入字線磁場幅度，以奧斯特計，以及y軸是寫入位線磁場幅度，以奧斯特計。磁場以脈沖序列100被加上，如圖4所示，其中脈沖序列100包括寫入字電流60和寫入位電流70作為時間的函數。
在圖3上顯示三個工作區域。在區域92，沒有切換。對于在區域92中的MRAM運行，直接寫入方法正在實施中。當使用直接寫入方法時，不需要確定MRAM裝置的初始狀態，因為該狀態僅僅在正在被寫入的狀態不同于被存儲的狀態時才被切換。寫入狀態的選擇由在寫入字線20與寫入位線30中電流的方向確定。例如，如果想要寫入’1’，則在這兩條線中電流的方向將是正的。如果在元件中已存儲’1’以及正在寫入’1’，則MRAM裝置的最后的狀態將繼續是’1’。再者，如果存儲了’0’以及用正的電流寫入’1’，則MRAM裝置的最后的狀態將是’1’。當通過使用在寫入字線與寫入位線中的負電流而寫入’0’時，得到類似的結果。因此，任一個狀態可以用電流脈沖的適當的極性被編程為想要的’1’或’0’，而不管它的初始狀態。通過本公開內容，在區域95中的運行將被規定為“直接寫入模式”。
對于在區域97中的MRAM運行，觸發寫入方法正在實施中。當使用觸發寫入方法時，需要在寫入之前確定MRAM裝置的初始狀態，因為每次MRAM裝置被寫入時狀態被切換，而不管電流的方向，只要對于寫入字線20和寫入位線30選擇相同極性的電流脈沖。例如，如果一開始存儲’1’，則在一個正的電流脈沖序列流過寫入字線和寫入位線后裝置的狀態將被切換到’0’。對存儲的”狀態重復正的電流脈沖序列，使它返回到’1’。因此，為了能夠把存儲器單元寫成想要的狀態，MRAM裝置10的初始狀態必須首先被讀出和與要寫入的狀態進行比較。讀出和比較可能需要附加的邏輯電路，包括用于存儲信息的緩存器和用于比較存儲器狀態的比較器。MRAM裝置10然后只在存儲的狀態與要寫入的狀態不同時才被寫。這個方法的一個優點在于，消耗的功率降低，因為只有不同的位被切換。使用觸發寫入方法的另一個優點在于，只需要單一極性電壓，因此可以使用較小的N溝道晶體管來驅動MRAM裝置。在本公開內容中，在區域97中的運行將被稱為“觸發寫模式”。
兩種寫方法牽涉到供應電流到寫入字線20和寫入位線30，這樣，磁矩矢量53和57可以如前面討論地取向兩個優選的方向之一。為了全面闡述兩種切換模式，現在給出描述磁矩矢量53，57的時間演變的具體的例子。
現在轉到圖5，圖上顯示使用脈沖序列100把’1’寫成’0’的觸發寫模式。在這個圖上，在時間t0，磁矩矢量53和57如圖2所示取向優選的方向。這個取向被規定為’1’。
在時間t1，正的寫入字電流60被接通，它感應沿正的y方向指向的HW80。正的HW80的效果是使得附近的平衡的反對準的MRAM三層以“觸發”和變為取向施加的場方向的約90°的方向。在鐵磁層45與55之間的有限的反鐵磁交換互動將允許磁矩矢量53和57現在向磁場方向偏轉小的角度，以及最終得到的磁矩矢量40將對著在磁矩矢量53與57之間角度，以及將對準HW80。因此，磁矩矢量53以順時針方向94旋轉。由于最終得到的磁矩矢量40是磁矩矢量53和57的矢量相加，磁矩矢量57以順時針方向94旋轉。
在時間t2，正的寫入位電流70被接通，它感應正的HB90。因此，最終得到的磁矩矢量40將同時指向HW80的正的y方向和HB90的正的x方向，這具有使得實際的磁矩矢量40再次以順時針方向94旋轉，直至它通常取向在正的x和正的y方向之間的45°角度為止。因此，磁矩矢量53和57也再次以順時針方向94旋轉。
在時間t3，寫入字電流60被關斷，這樣，現在只有HB90指向最終得到的磁矩矢量40，它現在將取向正的x方向。因此，磁矩矢量53和57現在通常指向經過它們的各向異性硬件軸不穩定點的角度。
在時間t4，寫入位電流70被關斷，這樣，磁場力不作用在最終得到的磁矩矢量40。因此，磁矩矢量53和57將變為取向它們最接近的優選的方向，以使得各向異性能力最小化。在這種情形下，磁矩矢量53的優選的方向是相對于正的y和正的x方向的45°角度。這個優選的方向也與在時間t0的磁矩矢量53的初始方向成180°，以及被規定為’0’。因此，MRAM裝置10已切換到’0’。將會看到，MRAM裝置10也可通過使用在寫入字線20和寫入位線30中的負的電流旋轉磁矩矢量53，57和40而被切換，但它否則被顯示用于說明的目的。
現在轉到圖6，圖上顯示使用脈沖序列100把’0’寫成’1’的觸發寫模式。圖上顯示，在每個時間t0，t1，t2，t3，和t4的磁矩矢量53和57以及最終得到的磁矩矢量40，正如以前描述的，顯示用相同的電流和磁場方向把MRAM裝置10的狀態從’0’切換到’1’的能力。因此，MRAM裝置10的狀態用觸發寫模式被寫入，這相應于圖3的區域97。
對于直接寫模式，假設磁矩矢量53在幅度上大于磁矩矢量57，這樣，磁矩矢量40指向與磁矩矢量53相同的方向，但在零磁場時具有較小的幅度。這個不平衡的磁矩矢量允許偶極子能量，它往往使得總的量與加上的場對準，打破接近平衡的SAF的對稱性。因此，只在給定的電流極性的一個方向上才發生切換。
現在轉到圖7，圖上顯示使用脈沖序列100使用直接寫模式把’1’寫成’0’的例子。這里再次地，存儲器狀態一開始是’1’，磁矩矢量53取向為相對于負x和負y方向的45°，磁矩矢量57取向為相對于正x和正y方向的45°。在正的寫入字電流60和正的寫入位電流70加上如上所述的脈沖序列后，如上所述地以與觸發寫模式相同的方式進行寫入。應當指出，磁矩矢量在時間t1再次“觸發”，但由于不平衡的磁矩矢量和各向異性，最終得到的角度從90°傾斜。在時間t4，MRAM裝置10切換到’0’狀態，最終得到的磁矩40取向如想要的、在正x和正y方向的45°。當前把’0’寫入到’1’時，得到類似的結果，只不過現在是加在負的寫入字電流60和負的寫入位電流70上。
現在轉到圖8，圖上顯示當新的狀態是與已存儲的狀態相同時使用直接寫模式寫入的例子。在本例中，’0’已經存儲在MRAM裝置中，以及現在電流脈沖序列重復出現來存儲’0’。在時間t1，磁矩矢量53和57試圖“觸發”，但因為不平衡的磁矩矢量必須對抗加上的磁場工作，旋轉消失。因此，由于相反的狀態，有附加能量勢壘旋轉。在時間t2，占主要的磁矩矢量53接近于對準正的x軸，以及離它的初始的各向異性方向小于45°。在時間t3，磁場沿著正的x軸指向。不是進一步順時針旋轉，系統現在通過改變SAF磁矩矢量相對于加上的磁場的對稱性而降低它的能量。無源磁矩矢量57穿過x軸以及系統穩定于返回到它的原先的方向的占主要的磁矩矢量53。所以，在時間t4，這時磁場被去除，以及被存儲在MRAM裝置10中的狀態被保持為’0’。這個序列顯示如圖3的區域95所示的直接寫模式的機制。因此，在這方面，寫入’0’需要在寫入字線60和寫入位線70中的正的電流，以及相反，為了寫入’1’在寫入字線60和寫入位線70中需要負的電流。
如果加上較大的磁場，實際上，與觸發有關的能量減小以及剪切超過阻止觸發事件的、由不平衡的磁矩矢量的偶極子能量創建的附加能量勢壘。這時，發生觸發事件，以及切換是由區域97描述的。
其中應用直接寫模式的區域95可被擴展，即，觸發模式區域97可以移到較高的磁場，如果時間t3和t4是相等的或被做成盡可能相等的。在這種情形下，當寫入字電流60接通時，磁場方向從相對于位各向異性軸的45°開始，以及然后當寫入位電流70接通時移到與位各向異性軸平行。這個例子類似于典型的磁場施加序列。然而，現在寫入字電流60和寫入位電流70基本上同時被關斷，這樣磁場方向不再旋轉。所以，加上的磁場必須足夠大，以使得最終得到的磁矩矢量40移到穿過它的硬件軸不穩定點，寫入字電流60和寫入位電流70被接通。觸發寫模式事件現在多半很少發生，因為磁場方向現在只旋轉45°，而不是以前的90°。具有基本上一致的下降時間，t3和t4，的優點在于，現在大于磁場上升時間t1和t2的次序沒有附加限制。因此，磁場可以以任何次序被接通或也可以是基本上一致的。
前面描述的寫方法是高度選擇性的，因為只有使得寫入字電流60和寫入位電流70在時間t2和時間t3之間被接通的MRAM裝置才切換狀態。這個特性被顯示于圖9和10。圖9顯示當寫入字電流60沒有被接通和寫入位電流70被接通時的脈沖序列100。圖10顯示MRAM裝置10的狀態的相應的性能。在時間t0，磁矩矢量53和57，以及最終得到的磁矩矢量40如圖2所示地取向。在脈沖序列100中，寫入位電流70在時間t1被接通。在這個時間期間。HB90使得最終得到的磁矩矢量40指向正的x方向。
由于寫入字電流60永不被接通，最終得到的磁矩矢量53和57永不旋轉通過它們的各向異性硬軸不穩定點。結果，磁矩矢量53和57當寫入位電流70在時間t3被關斷時將使它們再取向最接近的優選的方向，在這種情形下這是在時間t0的初始方向。因此，MRAM裝置10的狀態不被切換。將會看到，如果寫入字電流60在如上所述的類似的時間被接通和寫入位電流70沒有被接通，將出現相同的結果。這個特性保證在陣列中只有一個MRAM裝置將被切換，而其他裝置就保持為它們初始的狀態。結果，避免不想要的切換，以及誤碼率被最小化。
圖11上顯示的是存儲器110，包括存儲器陣列112、寫入字譯碼器114、寫入字線驅動器116、讀出字譯碼器118、讀出字線驅動器120、一個或多個傳感放大器122、讀出位譯碼器124、寫入位譯碼器126、寫入位驅動器128、比較器130、和輸出驅動器132。這些元件通過多個線被耦合在一起。例如，讀出位譯碼器124接收由多個地址信號組成的列地址。存儲器陣列112是可以用觸發操作進行切換的存儲器單元的陣列。存儲器陣列112的存儲器單元的部分是圖14所示的存儲器陣列200，它是以對于圖1的存儲器陣列3描述的方法被寫入的MRAM單元陣列，其中以在達到180°之前的45°角度的四個步驟進行寫入。在這個特定的優選的單元陣列中，有分開的字線和位線用于寫入操作和讀出操作。
讀出字譯碼器118接收行地址以及被耦合到讀出字線驅動器120，它又被耦合到存儲器陣列112。為了讀出，讀出字譯碼器118根據行地址選擇存儲器陣列112的讀出字線。選擇的字線被讀出字線驅動器120驅動。讀出位譯碼器124接收列地址以及被耦合在傳感放大器122與存儲器陣列112之間，讀出位譯碼器124根據列地址從存儲器陣列122選擇讀出位線，以及把它耦合到傳感放大器122。傳感放大器122檢測邏輯狀態以及把它耦合到輸出驅動器132和比較器130。輸出驅動器132對于讀出，提供數據輸出信號DO。對于寫操作，比較器130把由傳感放大器122提供的選擇的單元的邏輯狀態與通過數據輸入所提供的、要被寫入的想要的邏輯狀態進行比較。
寫入字譯碼器114接收行地址以及被耦合到寫入字線驅動器116，它又被耦合到存儲器陣列112。對于寫入，寫入字譯碼器114根據行地址選擇存儲器陣列122中的寫入字線，以及寫入字線驅動器又驅動該該選擇的寫入字線。寫入位譯碼器接收列地址以及被耦合到寫入位驅動器128，它被耦合到存儲器陣列112。寫入位譯碼器126根據列地址選擇寫入位線，以及寫入位驅動器128又驅動選擇的寫入位線，以便觸發扳動選擇的單元的狀態。
由于存儲器陣列122是觸發存儲器，寫入觸發操作只在單元的邏輯狀態需要被觸發翻轉以便達到對于選擇的單元的想要的最終得到的邏輯狀態時才完成。因此，比較器130接收來自傳感放大器122的、對于選擇的單元的讀操作的輸出，以及確定選擇的單元是否已具有想要的邏輯狀態。如果由行和列地址確定的選擇的單元確實具有想要的邏輯狀態，則寫操作結束。如果選擇的單的邏輯狀態不同于想要的邏輯狀態，則比較器指示寫入位驅動器128，繼續進行寫入，以及用于選擇的寫入位線的寫入位驅動器驅動選擇的寫入位線。
圖12上顯示的是圖11的存儲器110的部分，包括被耦合到寫入字線WL的寫入字線驅動器116、被耦合到寫入位線BL的寫入位驅動器128、以及被耦合在寫入位線BL與寫入字線WL的交叉點的單元134、136、138和140。對于要進行的寫入，把電流提供到選擇的字線WL，而在選擇的寫入位線中沒有電流流動，以便有足夠的時間在沿著選擇的寫入字線中的存儲器單元中造成第一角度改變。在電流仍舊在選擇的寫入字線中流動時，電流流過選擇的寫入位線，造成選擇的存儲器單元的第二角度改變。只有在電流載送的寫入位線和寫入字線的交叉點處，才發生這種第二角度改變。在電流仍舊在寫入位線中流動時，流過選擇的寫入字線的電流流動結束，造成在選擇的存儲器單元中的第三角度改變。只有在選擇的寫入位線和選擇的寫入字線的交叉點處，才發生這種第三角度改變。當流過選擇的寫入位線的電流結束時，發生選擇的存儲器單元的第四角度改變。
下面參照圖13的時序圖進一步說明存儲器110的寫操作。通過使能如圖13所示的讀出字線WLA而在行或列地址中改變，發起讀操作和寫觸發操作，雖然在確定邏輯狀態需要被翻轉之前不能執行寫入，但無論如何，寫周期可以開始，正如通過在傳感放大器提供它的輸出和比較器確定邏輯狀態是否需要翻轉之前寫入字線被使能所表示的。使能(使得電流流過它)寫入字線確實造成選擇的單元以及沿選擇的寫入字線的所有的單元的第一角度改變，但如果在電流結束時沒有使能寫入位線，這個改變又被倒過來。
因此，選擇的寫入字線可以在比較器作出它的決定之前被使能，因為第一角度改變僅僅通過去除電流就被倒過來。這必須是這種情形，因為在選擇的寫入字線上的所有的單元都經受第一角度改變以及除了一個以外所有的都沒有被選擇。然而，只有選擇的單元經受第二角度改變，以及它在寫入位線被使能時發生。這被顯示為在比較器作出邏輯狀態改變是想要的決定后發生。第一角度改變被顯示為從0°到45°，以及第二角度改變從45°到90°。第三角度改變被顯示為當寫入字線被禁止時(電流結束)發生。這被顯示為從90°到135°。所顯示的最終的角度改變是第四改變，以及當寫入位線被禁止時發生。這個角度改變被顯示為從135°到180°。
這也表明，寫的最后階段可以在發起另一個周期的下一個地址改變后繼續進行。周期的開始總是從讀出開始，即使該周期是寫入周期。地址A被改變到地址B，以及使得讀出字線B被選擇。這并不干擾以前選擇的單元的寫入。這顯示讀出字線改變，但即使地址是僅僅列改變，這樣，選擇的讀出字線不改變，電流的繼續流動不還有害地影響寫入的完成。還應當指出，在周期開始時，不必使得寫入是工作的，因為所有的周期反正從讀操作開始。然而，必須足夠早地讓寫使能信號是工作的，以便寫入字線成為工作的。
對于選擇單個單元已經作出說明，但這是容易理解的。實際上，典型地多個單元將被選擇，這是在圖11上通過單元之間的信號連接是多個信號線表示的。因此，例如，如果存儲器110是×16存儲器，比較器130實際上作出16次不同的比較，每個選擇的單元一次。在16次比較中，只有表示不匹配的那些比較才使得不匹配的那些選擇的單元的進行寫操作。導致匹配的選擇的單元不被觸發。
圖14上顯示存儲器陣列200的一部分和多個驅動器、譯碼器和傳感器塊，組合形成存儲器核心201。存儲器陣列200的一部分包括MRAM裝置202、204、206、208、210、212、213、214、216、218、220、222、224、226、227、和228。每個這些MRAM裝置具有三條電流路徑。三條電流路徑的第一電流路徑和第二電流路徑，被顯示為互相正交的，代表寫路徑。這兩條路徑載送切換單元的邏輯狀態的信號，如圖12和13所示。第三電流路徑，被顯示為在45°角度上的電阻，代表通過磁阻隧道結的讀電流路徑，被編程為兩個可能的電阻狀態之一。存儲器陣列還包括選擇晶體管230、232、234、236、238、240、242、244、260、262、264、266、268、270、272、272、和274，它們分別與相應的MRAM裝置202、204、206、208、210、212、213、214、216、218、220、222、224、226、227、和228的作為讀電流路徑的第三電流路徑串聯。選擇晶體管的這個連接是這些晶體管的一個電流電極被耦合到第三電流路徑以及第二電流電極被耦合到地(VSS)。選擇晶體管裝置和NRAM裝置的每個組合包括存儲器單元。
存儲器核心201包括寫入字線WWL0、WWL1、WWL2、和WWL3，它們穿過MRAM裝置的第一電流路徑。WWL0穿過MRAM裝置202、210、216、和224。WWL1穿過MRAM裝置204、212、218、和226。WWL2穿過MRAM裝置206、213、220、和227。WWL3穿過MRAM裝置208、214、222、和228。存儲器陣列200還包括寫入位線WBL0、WBL1、WBL2、和WBL3，它們穿過MRAM裝置的第二電流路徑。WBL0穿過MRAM裝置202、204、206、和208。WBL1穿過MRAM裝置210、212、213、和214。WBL2穿過MRAM裝置216、218、220、和222。WBL3穿過MRAM裝置224、226、227、和228。另外存儲器陣列200包括讀出字線RWL0、RWL1、RWL2、和RWL3，它們被耦合到選擇晶體管的柵極。RWL0被耦合到選擇晶體管230、238、260、和268。RWL1被耦合到選擇晶體管232、240、262、和270。RWL2被耦合到選擇晶體管234、242、264、和272。RWL3被耦合到選擇晶體管236、244、266、和274。存儲器陣列200還包括讀出全局位線RGBL0和RGBL1以及組選擇線GS0、GS1、GS2和GS3。
存儲器陣列200還包括組選擇晶體管250、252、254、256、276、278、280、和282，它們用于把存儲器單元組耦合到讀全局位線。另外，存儲器陣列200包括本地位線251、253、255、257、277、279、281、和283，它們每個被耦合到它們的組的MRAM裝置的第三電流路徑。也就是，對于每個組有一個這樣的本地位線。
晶體管250和252把它們的第一電流電極耦合在一起，以及耦合到讀全局位線RGBL0。晶體管254和256把它們的第一電流電極耦合在一起，以及耦合到讀全局位線RGBL0。晶體管276和278把它們的第一電流電極耦合在一起，以及耦合到讀全局位線RGBL1。晶體管280和282把它們的第一電流電極耦合在一起，以及耦合到都全局位線RGBL1。晶體管250、252、254、256、276、278、280、和282，每個把第二電流電極耦合到本地位線251、253、255、257、277、279、281、和283。本地位線251、253、255、257、277、279、281、和283，每個分別被連接到MRAM裝置202和204、206和208、210和212、213和214、216和218、220和222、224和226、227和228的第三電流路徑。組選擇線GS0被耦合到組選擇晶體管250和276。組選擇線GS1被耦合到組選擇晶體管252和278。組選擇線GS2被耦合到組選擇晶體管254和280。組選擇線GS3被耦合到組選擇晶體管256和282。
除了存儲器陣列200以外，存儲器核心201包括寫入列譯碼器/驅動器283、284、285、和286；寫入行譯碼器/驅動器287、289、291、和293；讀出行譯碼器/驅動器288、290、292、和294；以及讀出列譯碼器/驅動器295和296。寫入列譯碼器/驅動器283、284、285、和286分別被耦合到寫入字線WBL0、WBL1、WBL2、和WBL3。寫入行譯碼器/驅動器287、289、291、和293分別被耦合到寫入位線WWL0、WWL1、WWL2、和WWL3。讀出行譯碼器/驅動器288、290、292、和294分別被耦合到讀出字線RWL0、RWL1、RWL2、和RWL3。讀出列譯碼器/驅動器296和295分別被耦合到讀全局位線RGBL0和RGBL1。
在運行時，MRAM裝置，諸如MRAM裝置202，是通過把電流流過選擇的寫入字線，諸如WWL0，和選擇的寫入位線，諸如在本例中的WBL0，以觸發扳動存儲器的狀態，而被寫入的。另外，狀態也可以通過WWL0和WBL0被直接寫入，如果存儲器單元是直接寫入單元而不是觸發扳動單元。所有的MRAM裝置是通過電流流過特定的MRAM裝置的寫入字線和寫入位線而被選擇的。MRAM裝置的狀態，諸如MRAM裝置202，是通過把足夠的電壓經由讀出字線RWL0加到它的相應的選擇晶體管，諸如晶體管230的柵極，把足夠的電壓經由組選擇線GS0加到相應的組晶體管，諸如晶體管250的柵極，以及由列譯碼器/傳感放大器296經由讀全局位線RGBL0感知選擇的MRAM裝置，在本例中的MRAM裝置202的狀態，而被讀出的。一個組由把它們的第三電流路徑共同連接在一起的MRAM裝置組成。因此，由單元加到讀全局位線的電容被限制于在該組中的單元。另外，晶體管250和252具有共同連接的電流電極，柵極被耦合到不同的選擇線。這具有折疊組的效果，具有共同的全局位線和具有通過分開的全局選擇線達到的、在組間的選擇。因此，在行方向有附加的線和在列方向有更少的。好處在于，在行方向的線的增加是每個單元組一條。如果組是32，這被認為是優選量，則對于32單元的距離有附加全局選擇線。在不折疊的情形下，對于每列有一個讀全局位線，而不是對于折疊情形下的每兩個列有一個讀全局位線。因此，與折疊情形相比較，不折疊情形的效果是對于每兩個列(它是兩個單元寬度)的一個額外的讀全局位線。因此，折衷在有利于折疊的位線方面是明顯的。這個空間優點可被使用來增加線的尺寸以減小它們的電阻，或用來減小存儲器核心的尺寸，或二者的組合。
而且，通過把寫入線與讀出線分離開，寫入線的一端可被直接連接到電源VDD，消除如果讀和寫共用同一條線時所需要的第二電流開關。因此，寫入驅動器的總的面積是較小的，以及用于存儲器核心的平均位尺寸是較小的。另外，通過消除在讀和寫之間切換線的需要，寫電壓可對于性能被最佳化，而沒有損壞讀電路的風險。而且，因為選擇晶體管不接收寫電壓，這些選擇晶體管可被做成小得多的尺寸，因為它們不必接收寫電平電壓。這減小存儲器單元的尺寸。當通常對于不同的電壓需要不同地制做晶體管時，這是特別重要的。
圖15上顯示組成MRAM組成202和晶體管230的存儲器單元的截面圖。這顯示利用圖14的結構的MRAM裝置的普通的單元。在MRAM技術的典型的應用中，MRAM裝置將出現在具有巨大的邏輯的電路中，諸如微處理器。在這種情形下，有幾層金屬來完成邏輯設計，以及在這些金屬層形成后再制造MRAM裝置的貯存單元。這是由于典型的隧道結不能在400℃以上的溫度下處理又不惡化。
MRAM裝置202包括隧道結300，互聯裝置306、互聯裝置304、以及寫電流路徑314和302。互聯裝置304也是本地位線251。晶體管230包括源極324、漏極322、和柵極323。晶體管230的漏極經由互聯裝置318、互聯裝置308、互聯裝置310、和互聯裝置312(它們被形成為金屬層用作為邏輯)被連接到MRAM裝置202。這些金屬互聯層經由熟知的通孔被連接在一起。寫電流路徑314被形成在同一個金屬層上作為互聯裝置318。柵極323是讀出字線RWL0的一部分，被周期地連接到互聯裝置320。互聯裝置320的使用是減小RWL0的電阻。這是通常的捆扎技術，避免相對較高的多晶硅的電阻。
圖16所示的是對于圖15所示的MRAM裝置202和晶體管230的取的截面圖。這個截面被擴展成包括MRAM裝置210和晶體管238。這顯示在與互聯裝置310相同的互聯裝置的層上的讀全局位線。應當指出，隧道結300和WWL0是與截面線偏離的，所以在圖16上未示出。在圖16上呈現的MRAM裝置210的部分是寫入位線WBL1。類似于MRAM裝置202，MRAM裝置21的第三電流路徑經由經由互聯裝置340、互聯裝置338、互聯裝置334、和互聯裝置330被連接到晶體管232。互聯裝置330和306分別提供到MRAM裝置210和202的隧道結的連接。這些截面圖表明可以作出這個結構而不需要需要特殊處理的不尋常的結構。
圖17所示的是圖14所示的結構的替換例的一部分。在這種情形下，在每個組中的存儲器單元被排列為串行存儲器。相鄰的位單元的多個組的每個組被串聯連接到參考單元。在這種情形下，參考單元是地。在這個替換例這沒有本地位線。對于類似的特性保留類似的裝置數目。
本領域技術人員將容易對這里為了說明目的選擇的實施例作出各種改變和修正。在這樣的修正和改變不背離本發明的精神的情形下，打算把這些修正和改變包括在僅僅由以下的權利要求的合理的解譯估計的本發明的范圍內。
權利要求
1.一種存儲器，包括被排列成多個行和列的隨機存取存儲器單元的陣列，多個行和列的每個交叉點形成存儲器單元；多條寫入位線，多條寫入位線的每條寫入位線被使用來把數據值放置在位于隨機存取存儲器單元的陣列的預定的列內的預定的存儲器單元；多條讀出位線，多條讀出位線的每條讀出位線被使用來讀出在位于隨機存取存儲器單元的陣列的預定的列內的預定的存儲器單元中的數據值，多條寫入位線是與多條讀出位線互相電隔離的。
2.權利要求1的存儲器，其中多條寫入位線的每條寫入位線還包括寫入位線導體，與在隨機存取存儲器單元的陣列中的隨機存取存儲器單元中的磁隧道結緊密地靠近但不直接接觸，并被使用來把狀態寫入到磁隧道結，寫入位線導體與所有被使用來讀出磁隧道結的狀態的數據內容導體電隔離。
3.權利要求1的存儲器，還包括多個寫入位線電流驅動器電路，多個寫入位線電流驅動器電路的每個寫入位線電流驅動器電路驅動一個或多個預定的寫入位線；以及多個傳感放大器電路，多個傳感放大器電路的每個傳感放大器電路被使用來讀出一個或多個預定的讀出位線的數據內容，多個傳感放大器電路與多個寫入位線電流驅動器電路不共用公共的數據內容導體。
4.權利要求1的存儲器，其中隧道結存儲器單元的多個物理地相鄰的列共用公共的全局讀出位線。
5.權利要求4的存儲器，其中隨機存取存儲器單元的陣列的多個物理地相鄰的列的每個列還包括共用公共本地讀出位線導體的多個相鄰的位單元組。
6.權利要求4的存儲器，其中隨機存取存儲器單元的多個物理地相鄰的列的每個列還包括被串聯連接到參考終端的多個相鄰的位單元組。
7.權利要求1的存儲器，還包括多條讀出字線，多條讀出字線的每條讀出字線被與讀出位線一起使用來讀出在位于存儲器單元的預定的行內的預定的單元中的數據值；以及多條寫入字線，多條寫入字線的每條寫入字線被與寫入位線一起使用來把數據值放置在位于存儲器單元的預定的列內的預定的存儲器單元，多條讀出字線是與多條寫入字線互相電隔離的。
8.權利要求7的存儲器，其中隨機存取存儲器單元的多個物理地相鄰的列共用公共的全局讀出位線，以及在相鄰的列的同一行內的每個隨機存取存儲器單元共用多條讀出字線的一條公共讀出字線。
9.權利要求8的存儲器，其中組選擇晶體管被組選擇信號控制，以便把多個相鄰的列的一個列選擇地連接到全局讀出位線。
10.權利要求7的存儲器，還包括多個寫入字線電流驅動器電路，多個寫入字線電流驅動器電路的每個寫入字線電流驅動器電路驅動一個或多個預定的寫入字線；以及多個讀出字線驅動器電路，多個讀出字線驅動器電路的每個讀出字線驅動器電路驅動一個或多個預定的讀出字線，多個讀出字線驅動器電路的每個的輸出端是與多個寫入字線電流驅動器電路的每個的輸出端互相電隔離的。
11.一種在存儲器中電隔離電路的方法，包括提供多個行和列的隨機存取存儲器單元的陣列，以在多個行和列的每個交叉點形成存儲器單元；提供多條寫入位線，多條寫入位線的每條寫入位線被使用來把數據值放置在位于隨機存取存儲器單元的陣列的預定的列內的預定的存儲器單元；提供多條讀出位線，多條讀出位線的每條讀出位線被使用來讀出在位于隨機存取存儲器單元的陣列的預定的列內的預定的存儲器單元中的數據值；以及把多條寫入位線與多條讀出位線進行電隔離。
12.權利要求11的方法，還包括把寫入位線導體放置成與在隨機存取存儲器單元的陣列中的隨機存取存儲器單元中的磁隧道結緊密地靠近但不直接接觸，該寫入位線導體被使用來把狀態寫入到磁隧道結；以及把寫入位線導體與所有被使用來讀出磁隧道結的狀態的數據內容的導體進行電隔離。
13.權利要求11的方法，還包括提供多個寫入位線電流驅動器電路，多個寫入位線電流驅動器電路的每個寫入位線電流驅動器電路驅動一個或多個預定的寫入位線；以及提供多個傳感放大器電路，多個傳感放大器電路的每個傳感放大器電路被使用來讀出一個或多個預定的讀出位線的數據內容，多個傳感放大器電路與多個寫入位線電流驅動器電路不共用公共的數據內容導體。
14.權利要求11的方法，還包括與隨機存取存儲器單元的多個物理地相鄰的列共用公共的全局讀出位線。
15.一種存儲器，包括被排列成多個行和列的隨機存取存儲器單元的陣列，多個行和列的每個交叉點形成存儲器單元；多條寫入字線，多條寫入字線的每條寫入字線被使用來把數據值放置在位于隨機存取存儲器單元的陣列的預定的行上的預定的存儲器單元；多條讀出字線，多條讀出字線的每條讀出字線被使用來讀出在位于隨機存取存儲器單元的陣列的預定的行內的預定的存儲器單元中的數據值；以及多個導體，用于選擇地直接連接沿多條讀出字線的每條讀出字線的預定的點，以便減小在導體末端與沿著字線的每個存儲器單元之間的阻抗，多個導體的每個導體是與所有的寫入字線互相電隔離的。
16.權利要求15的存儲器，還包括多個寫入字線電流驅動器電路，多個寫入字線電流驅動器電路的每個寫入字線電流驅動器電路驅動一個或多個預定的寫入字線；以及多個讀出字線驅動器電路，多個讀出字線驅動器電路的每個讀出字線驅動器電路驅動一個或多個預定的讀出字線，多個讀出字線驅動器電路的每個的輸出端是與多個寫入字線電流驅動器電路的每個的輸出端互相電隔離的。
17.一種存儲器，包括被排列成多個行和列的隨機存取存儲器單元的陣列，多個行和列的每個交叉點形成存儲器單元；多條讀出位線，多條讀出位線的每條讀出位線被使用來讀出在位于隨機存取存儲器單元的陣列的預定的列內的預定的存儲器單元中的數據值；多條讀出字線，多條讀出字線的每條讀出字線被與讀出位線一起使用來讀出在位于存儲器單元的預定的行上的預定的存儲器單元中的數據值；其中隧道結存儲器單元的多個物理地相鄰的列共用公共的全局讀出位線以及在相鄰的列的同一行內的每個隨機存取存儲器單元共用多個讀出字線的一條公共讀出字線；其中隧道結存儲器單元的多個物理地相鄰的列的每個列還包括多個相鄰的位單元組；以及其中組選擇晶體管被組選擇信號控制，以便把來自多個相鄰的列的一個列的多個相鄰的組的一個組選擇地連接到全局讀出位線。
18.權利要求17的存儲器，其中多個相鄰的位單元組的每個組共用公共的本地讀出位線導體。
19.權利要求17的存儲器，其中多個相鄰的位單元組的每個組串聯連接到參考終端。
20.一種存儲器，包括被排列成多個行和列的隨機存取存儲器單元的陣列，多個行和列的每個交叉點形成存儲器單元；多條寫入位線，多條寫入位線的每條寫入位線使用第一最大電壓；以及隨機存取存儲器單元的陣列包括晶體管，該晶體管具有小于所述第一最大電壓的控制電極氧化物電壓額定值。
21.權利要求20的存儲器，還包括使用所述第一最大電壓的多條寫入字線。
全文摘要
磁阻隨機存取存儲器(MRAM)(200)具有分開的讀(RWL0，RGBL0)和寫(WBL0，WWL0)路徑。通過不需要在特定的線上在讀和寫之間進行切換，這減小周圍的電路(114，116，118，120，122，124，126，128，130，132)。通過把路徑專用于讀信號或寫信號，對于這些功能的電壓電平可被最佳化。僅僅是讀功能的一部分的選擇晶體管(230)可以是低電壓類型的，因為它們不必接收寫電路的相對較高的電壓。類似地，寫電壓不必降低到容納低電壓類型的晶體管。總的存儲器(200)的尺寸在改進性能的同時被有效地保持為小的。存儲器單元(202)被編組，以使得相鄰的組被耦合到公共全局位線(RGBL0)，這減小對于把電容減小分組方法提供給存儲器單元選擇所需要的空間。
文檔編號G11C11/02GK1757076SQ03815272
公開日2006年4月5日 申請日期2003年4月29日 優先權日2002年6月28日
發明者約瑟夫·J.·納哈斯, 托馬斯·W.·安德爾, 其特拉·K.·賽伯拉瑪尼安, 布拉德利·J.·格尼, 馬克·A.·杜爾萊姆 申請人:飛思卡爾半導體公司