專利名稱：游戲機可定義節目組合式的可重寫游戲卡的制作方法
技術領域：
本發明屬于電子游戲卡制造領域。
本發明的背景技術是目前沒有一種游戲機大容量卡可任意定義節目組合方式的一組通用電路，每設計一類不同容量的節目組合的游戲卡，就需要重新設計一次電路。
本發明的設計目的是設計一種只需按照合卡要求定義邏輯組，便可用于不同情況游戲卡的組合，并具有游戲卡直接插在專用的寫入設備上便可寫入節目的可重寫功能的游戲機大容量可定義節目組合方式的可重寫游戲卡。本發明對以后大容量游戲卡制造的游戲卡制造業及由軟件公司推出的節省用戶介質(游戲卡)投資的可重寫游戲卡具有現實意義。
本發明的設計方案見附圖，本發明由一組存儲器組Y1(容量為32Mb、16Mb、64Mb或更大容的EPROM或MAST ROM或閃速存儲器組)，一個靜態存儲器組IC3，一組GAL或TTL構成的可定義邏輯組Y2和一些門電路構成。
由游戲卡插腳J引出編程電壓至可重寫存儲器組Y1和采用GAL構成的可定義邏輯組Y2，用于對可重寫存儲器組Y1和采用GAL構成的可定義邏輯組Y2編程時使用。J引出低位地址線A0-An-1至可重寫存儲器組Y1和靜態存儲器組IC3，J引出數據線D0-D15(7，31)，(7，31分別代表需要8位游戲卡存儲器或32位游戲卡存儲器的游戲機)至可重寫存儲器組Y1和靜態存儲器IC368128，J引出復位信號接至可定義邏輯組Y2CLK端，Y2經CLK驅動循環產生用于驅動合卡內容轉換的Q0-Qm和Q0′-Qm′和QA、QB、QC。
QA、QB和QC用于靜態存儲器組IC368128，當所選節目有記憶功能時，QC為低，可以使能靜態存儲器組IC3，否則為高，靜態存儲器組IC3無法使能，QA、QB輸出為靜態存儲器組IC3高位地址，用于區分合卡上不同記憶節目在靜態存儲器地址，用兩根高位地址線一個合卡上最多可放4個記憶節目，如果需要能存儲更多記憶節目，可增加Y3輸出用于靜態存儲器組IC3高位地址，如只需存儲一個記憶節目，可簡化省去Y3的QA、QB輸出，并可減少靜態存儲器IC3的容量。
J引出OE直接引至IC368128和可重寫存儲器組。J引出WE直接引至可重寫存儲器組Y1和靜態存儲器IC368128WE，J引出At接至譯碼器IC274HC139，J引出CE接至IC274HC139使能端E，當掉電后，電池B1通過R4向IC2和IC3供電，At(根據游戲軟件確定的掉電記憶存儲器空間不同而定，如世嘉五代游戲機一般為A20)為低電平，經IC2∶A，IC3CS1為高，使IC3上的數據能得以保護。
J引出An、An＋1、……、An＋m與Y2輸出的信號經門電路IC4、IC1運算后作為可重寫存儲器組的高位地址A’n、A′n＋1、……、A′n＋m。與門電路IC4、IC1運算的目的是先屏蔽掉高位無效地址，再根據該游戲分配的地址產生用于驅動存儲器的高位地址，可先經過與門屏蔽，再經過或門確定地址；亦可先經過或門屏蔽，再經過與門確定地址。(圖中只畫了前一種情況)。
關于上面N的確定，一般為該游戲卡需要存儲最小節目最大有效地址加1，如果某種游戲卡需要存儲最小的游戲節目為256K×16位，則N為18(即A0-A17A便可表示256K的地址，即該節目最大有效地址為A17，17＋1＝18，N為18)。
關于上面M的確定，An＋m為該卡最大容量所需的地址線，如所制作的卡為2048K×16位，用A0-A20便可表示2048K的地址，則n＋m＝20。另外，2為該卡每次最多可存儲的節目數(即幾合一)。
對于目前大多數游戲機的軟件，因為其高位無效地址均為0或1，可以省去地址線An、An＋1、……、An＋m與Y2輸出的Q0-Qm信號進行屏蔽這一步。
Y2依據CLK輸入(如接至游戲機復位信號)的節目轉換脈沖，根據用戶根據合卡結構所需定義的邏輯，循環產生用于與An、An＋1、……、An＋m運算所需的信號Q0-Qm、Q0′-Qm′和靜態存儲器組需的高位地址QA，QB和使能信號QC，有關Q0-Qm，Q0′-Qm′和QA、QB、QC的含意如下所需要的游戲卡為幾合一，便可設定幾組Q0-Qm，Q0′-Qm′和QA、QB、QC，通過CLK觸發脈沖觸發依次循環。
按附圖用與運算屏蔽高位無效地址的Q0-Qm，當游戲節目為2的n＋m＋1次方容量時，即A0-An＋m均有效，此時Qm至Q0均為1，當游戲節目為2的n＋m次方容量時，即A0至An＋m中的A0至An＋m-1有效，而An＋m無效，此時Qm至Q0應為01……1，當游戲節目為2的n＋m－1次方容量時，即A0至An＋m中A0至An＋m－2有效，而An＋m、An＋m－1無效，此時Qm至Q0應為001……1，依此類推，直至游戲為2的n次方容量時，即An至An＋m均無效，此時Qm至Q0應為0……00。(如先采用或運算屏蔽掉高位地址時，Q0-Qm為上面的反)目前大多數游戲機的游戲程序，可以省去屏蔽這一步。
按附圖用或運算產生用于驅動存儲器組的高位地址時的Q0′-Qm′，當游戲節目為2的n＋m＋1次方容量時，即A0－An＋m均應有效，此時Qm′至Q0′均為0，當游戲戲目為2的n＋m次方容量時，即A0至An＋m中的A0至An＋m－1有效，而An＋m應根據該節目在Y1中實際所存儲的地址(即An＋m為1或0)來定，此時Qm′至Q0′應為X0……0，當游戲節目為2的n＋m－1容量時，即A0至An＋m中A0至An＋m－2有效，而An＋m、An＋m－1應根據該節目實際所存儲的地址(即An＋m、An＋m－1為00、01、1O、11)來定，此時Qn＋m′至Q0′應為XXO……0，依此類推，直至游戲為2的n次方容量時，即An至An＋m均無效，An＋m、An＋m－1、……、An應據該節目實際所存儲的地址(即An＋m、An＋m－1、……、An為0……00、0……01、0……10、……、1……11)來定，此時Qm′至Q0′應為X……XX，對應著相應節目的容量和高位存儲地址。(前面的X表示可為1或0)。
QA-QB為帶記憶功能游戲節目，所分配的靜態存儲器的高位地址。
QC為有記憶功能游戲節目的使能信號，當節目具有記憶功能時QC為0，否則為1。
當Y2上輸入端R為低時，產生復位信號，Q0-Qm輸出均為1(與門屏蔽時)或0(或門屏蔽時)，Q0′-Qm′輸出均為0(IC4為或門時)或1(IC4為與門時)，通過插腳上A0至An＋m可對可重寫存儲器組Y1進行全程尋址，用于節目寫入時使用。
Y2由利用現有技術，使用GAL電路通過編程設備可實現。如果Y2需要的輸出不是很多時，也可由TTL電路加開關構成。
當本游戲卡使用時VCC通過D1、R4還可以向B1充電。
一種用于游戲機大容量游戲卡可定義節目組合方式組合方法，①循環數據產生電路Y2循環產生的數據先根據對應節目的容量經與門屏蔽掉來自游戲機的高位無效地址，再根據該游戲在具有掉電保護的可重寫存儲器組Y1中分配的地址經或門產生用于驅動存儲器組的高位地址；②循環數據產生電路Y2循環產生的數據先根據對應節目的容量經或門屏蔽掉來自游戲機的高位無效地址，再根據該游戲在具有掉電保護的可重寫存儲器組Y1中分配的地址經與門產生用于驅動存儲器的高位地址。③循環數據產生電路Y2由GAL或TTL構成可定義邏輯組。④由依據CLK輸入的節目轉換脈沖，根據用戶根據合卡結構所需定義的邏輯，循環產生用于與或或運算高位地址所需的特定信號Q0--Qm，Q0’--Qm’及靜態存儲器組所需的高位地址QA，QB，QC。所需要的游戲卡為幾合一，便設定幾組Q0--Qm，Q0’--Qm’和QB、QC、QA，并通過CLK觸發脈沖觸發依次循環。⑤用與運算屏蔽高位無效地址時的Q0--Qm，當游戲節目為2的n＋m＋1次方容量時，即A0－An＋m均應有效，此時Qm至Q0均為1，當游戲節目為2的n＋m次方容量時，即A0至An＋m中的A0至An＋m－1有效，而An＋m無效，此時Qm至Q0應為01……1，當游戲機節目為2的n＋m－1次方容量時，即A0至An＋m中A0至An＋m－2有效，而An＋m、An＋m－1無效，此時Qm至Q0應為001……1，直至游戲為2的n次方容量時，即An至An＋m均無效，此時Qm至Q0應為0……00；(如先采用或運算屏蔽掉高位無效地址時，Q0-Qm為上面的反)目前大多數游戲機的游戲程序，可以省去屏蔽這一步；②用或運算產生用于驅動存儲器組的高位地址時的Q0′-Qm′，當游戲節目為2的n＋m＋1次方容量時，即A0－An＋m均有效，此時Qm′至Q0′均為0，當游戲節目為2的n＋m次方容量時，即A0至An＋m中的A0至An＋m－1有效，而An＋m應根據該節目在存儲器組Y2中實際所存儲的地址(即An＋m為1或0)來定，此時Qm′至Q0′應為X0……0，當游戲節目為2的n＋m－1容量時，即A0至An＋m中A0至An＋m－2有效，而An＋m、An＋m－1應根據該節目實際所存儲的地址(即An＋m、An＋m－1為00、01、10、11)來定，此時Qm′至Q0′應為XX0……0，依此類推，直至游戲為2的N次方容量時，即An至An＋m均無效，而An＋m、An＋m－1、……、An應根據該節目實際所存儲的地址(即An＋m、An＋m－1、……An為0……00、0……01、0……10、……、1……11)來定，此時Qm′至Q0′應為X……XX，對應著相應的節目在存儲器組Y2中的高位地址(前面的X表示可為1或0)；③QC為有記憶功能游戲節目使能信號，當節目具有記憶功能時，QC為0，否則為1；④當Y2上輸入端R為低時，產生復位信號，Q0-Qm輸出均為1(與門屏蔽時)或0(或門屏蔽時)，Q0′-Qm′輸出均為0(IC4為或門時)或1(IC4為與門時)。
本發明的優點是只需按照合卡要求定義邏輯組，便可用于不同情況游戲卡的組合，并且具有游戲卡直接插在專用的寫入設備上便可寫入節目的可重性功能。因此對以后大容量游戲卡制造的游戲卡制造業及由軟件公司推出的節省用戶介質(游戲卡)投資的可重寫游戲卡具有現實的意義。


圖1是本發明實施例的第一種電路示意圖。
圖2是本發明實施例的第二種電路示意圖。
實施例1(圖1)一種用于游戲機大容量可定義節目的組合方法，循環數據產生電路Y2循環產生的數據先根據對應節目的容量經與門屏蔽掉來自游戲機的高位無效地址，再根據該游戲在具有掉電保護的可重寫存儲器Y1中分配的地址經或門產生用于驅動存儲器組的高位地址。由具有掉電保護的可重寫存儲器組Y1、靜態存儲器組IC3、可定義邏輯組Y2、譯碼器IC2、門電路IC4、IC1及電阻、二極管構成，由游戲卡插腳板J引出的編程電壓至可重寫存儲器組Y1的VPP端和可定義邏輯組Y2的VPP端，J引出的數據線D0--D15(7，31)至可重寫存儲器組Y1的D0--D15(7，31)端和靜態存儲器IC3的D0-D7端，J引出的A0-An-1引至可重寫存儲器組Y1的A0-An-1端，J引出的復位信號至可定義邏輯組Y2CLK端，Y2經CLK驅動循環產生用于驅動合卡內容轉換的Q0-Qm和Q0′-Qm′及QA、QB、QC，J引出OE直接引至靜態存儲器IC3的OE端和可重寫存儲器Y1的OE端，J引出WE直接引至可重寫存儲器組Y1的WE端和靜態存儲器IC3的WE端，J引出At接至譯碼器IC2的A端，J引出CE接至譯碼器IC2的E端和可重寫存儲器組Y1的CE端，J引出An、An＋1、……、An＋m與可定義邏輯組Y2輸出的信號經門電路IC1、IC4運算后作為可重寫存儲器組Y1的高位地址A′n、A′n＋1、…、A′n＋m，VCC經開關S1接電阻R1的一端及可定義邏輯組Y2的R端、經二極管D1接譯碼器IC2、靜態存儲器IC3的VCC端及電阻R4的一端，R4的另一端接電池B1的一端，B1的另一端接地，R1的另一端接地，譯碼器IC2的B端接可定義邏輯組Y2的QC端，可定義邏輯組Y2的QA、QB端接靜態存儲器IC3的A15、A16端。可重寫存儲器組Y1的容量為32Mb或16Mb或64Mb或更大容量的EPROM或閃速存儲器組。
實施例2(圖1)在實例1的基礎上，循環數據產生電路Y2循環產生的數據先根據對應節目的容量經或門屏蔽掉來自游戲機的高位無效地址，再根據該游戲再由具有掉電保護的可重寫存儲器Y1分配的地址經與門產生用于驅動存儲器的高位地址。
實例3在實例1的基礎上，可重寫存儲器組Y1的容量為32Mb。可定義邏輯組Y2由GAL構成。
實施例4在實例2的基礎上，可重寫存儲器組Y1的容量為32Mb。可定義邏輯組Y2由GAL或TTL構成。
實施例5在實例1的基礎上，可重寫存儲器組Y1的容量為16Mb。可定義邏輯組Y2由TTL構成。
實施例6在實例1的基礎上，可重寫存儲器組Y1的容量為64Mb。可定義邏輯組Y2由GAL或TTL構成。
實施例7在實例1的基礎上，可重寫存儲器組Y1的容量為更大容量的EPROM或閃速存儲器組。可定義邏輯組T2由由GAL或TTL構成。
實施例8在實例2的基礎上，可重寫存儲器組Y1的容量為16Mb。可定義邏輯組Y2由TTL構成。
實施例9在實例2的基礎上，可重寫存儲器組Y1的容量為64Mb。可定義邏輯組Y2由GAL或TTL構成。
實施例10在實例2的基礎上，可重寫存儲器組Y1的容量為更大容量的EPROM或閃速存儲器組。
實施例11(圖2)一種用于游戲機大容量可定義節目的組合方法，循環數據產生電路Y2循環產生的數據先根據對應節目的容量經與門屏蔽掉來自游戲機的高位無效地址，再根據該游戲再由具有掉電保護的可重寫存儲器Y1分配的地址經或門產生用于驅動存儲器組的高位地址。一種用于游戲機大容量可定義節目的組合可重寫游戲卡，其特征是由可重寫存儲器Y1、可定義邏輯組Y2、門電路IC1、IC4及電阻R1構成，由游戲卡插腳板J引出的偏程電壓至可重寫存儲器組Y1的VPP端和可定義邏輯組Y2的VPP端，J引出的數據線D0--D15(7，31)至可重寫存儲器Y1的D0-D15(7，31)端，J引出的復位信號至可定義邏輯組Y2，Y2經CLK驅動循環產生用于驅動合卡內容轉換的Q0-Qm和Q0’-Qm’及QA、QB、QC，J引出A0-An-1至重寫存儲器組Y1的A0-An-1端，J引出的OE至可重寫存儲器Y1的OE端，J引出的WE直接引至可重寫存儲器組Y1的WE端，J引出的CE端接至可重寫存儲器Y1的CE端，J引出的An、An＋1、……、An＋m與可定義邏輯組Y2輸出的信號經門電路IC1、IC4運算后作為可重寫存儲器組Y1的多位地址A’n、A’n＋1、…A’n＋m，VCC經開關S1接電阻R1的一端及可定義邏輯組Y2的R端，R1的另一端接地。可重寫存儲器組Y1的容量為32Mb或16Mb或64Mb或更大容量的EPROM或閃速存儲器組，可定義邏輯組Y2由GAL或TTL構成。
實施例12在實施例11的基礎上，循環數據產生電路Y2循環產生的數據先根據對應節目的容量經或門屏蔽掉來自游戲機的高位無效地址，再根據該游戲再由具有掉電保護的可重寫存儲器Y1分配的地址經與門產生用于驅動存儲器的高位地址。
實施例11和實施例12選擇不同容量的可重寫存儲器Y1和不同的可定義邏輯組Y2可組成若干個實施例。
權利要求1.一種用于游戲機可定義節目的組合方式的可重寫游戲卡，其特征是由具有掉電保護的可重寫存儲器組Y1、靜態存儲器組IC3、可定義邏輯組Y2、譯碼器IC2、門電路IC4、IC1及電阻、二極管構成，由游戲卡插腳板J引出的編程電壓至可重寫存儲器組Y1的VPP端和可定義邏輯組Y2的VPP端，J引出的數據線D0--D15(7，31)至可重寫存儲器組Y1的D0--D15(7，31)端和靜態存儲器IC3的D0-D7端，J引出的A0-An-1引至可重寫存儲器組Y1的A0-An-1端，J引出的復位信號至可定義邏輯組Y2CLK端，Y2經CLK驅動循環產生用于驅動合卡內容轉換的Q0-Qm和Q0′-Qm′及QA、QB、QC，J引出的OE直接引至靜態存儲器IC3的的OE端和可重寫存儲器Y1的O的E端，J引出的WE直接引至可重寫存儲器組Y1的WE端和靜態存儲器IC3的WE端，J引出At接至譯碼器IC2的A端，J引出CE接至譯碼器IC2的E端和可重寫存儲器組Y1的CE端，J引出An、An＋1、……、An＋m與可定義邏輯組Y2輸出的信號經門電路IC1、IC4運算后作為可重寫存儲器組Y1的高位地址A′n、A′n＋1、…、A′n＋m，VCC經開關S1接電阻R1的一端及可定義邏輯組Y2的R端、經二極管D1接譯碼器IC2、靜態存儲器IC3的VCC端及電阻R4的一端，R4的另一端接電池B1的一端，B1的另一端接地，R1的另一端接地，譯碼器IC2的B端接可定義邏輯組Y2的QC端，可定義邏輯組Y2的QA、QB端接靜態存儲器IC3的A15、A16端，可重寫存儲器組Y1的容量為32Mb或16Mb或64Mb或更大容量的EPROM或閃速存儲器組，可定義邏輯組Y2由GAL或TTL構成；由可重寫存儲器Y1、可定義邏輯組Y2、門電路IC1、IC4及電阻R1構成，由游戲卡插腳板J引出的偏程電壓至可重寫存儲器組Y1的VPP端和可定義邏輯組Y2的VPP端，J引出的數據線D0--D15(7，31)至可重寫存儲器Y1的D0-D15(7，31)端，J引出的復位信號至可定義邏輯組Y2CLK端，Y2經CLK驅動循環產生用于驅動合卡內容轉換的Q0-Qm和Q0’-Qm’及QA、QB、QC，J引出A0-An-1至重寫存儲器組Y1的A0-An-1端，J引出的OE至可重寫存儲器Y1的OE端，J引出的WE直接引至可重寫存儲器組Y1的WE端，J引出的CE端接至可重寫存儲器Y1的CE端，J引出的An、An＋1、……、An＋m與可定義邏輯組Y2輸出的信號經門電路IC1、IC4運算后作為可重寫存儲器組Y1的高位地址A’n、A’n＋1、…A’n＋m，VCC經開關S1接電阻R1的一端及可定義邏輯組Y2的R端，R1的另一端接地，可重寫存儲器組Y1的容量為32Mb或16Mb或64Mb或更大容量的EPROM或閃速存儲器組，可定義邏輯組Y2由GAL或TTL構成。
專利摘要游戲機可定義節目組合方式的可重寫游戲卡屬游戲卡制造領域。由具有掉電保護的可重寫存儲器組Y1、靜態存儲器組IC3、可定義邏輯組Y2、譯碼器IC2、門電路IC4、IC1及電阻、二極管構成，可定義邏輯組Y2的QA、QB端接靜態存儲器IC3的A15、A16端，可重寫存儲器組Y1的容量為32Mb或16Mb或64Mb或更大容量的EPROM或閃速存儲器組，可定義邏輯組Y2由GAL或TTL構成。
文檔編號G06F19/00GK2255291SQ9520485
公開日1997年6月4日 申請日期1995年3月16日 優先權日1995年3月16日
發明者李鐵 申請人:李鐵