專利名稱：具有兩條時鐘線和存儲裝置的存儲系統的制作方法
技術領域：
本發明涉及一種存儲系統，包括至少一個存儲裝置和適合于控制存儲裝置操作的存儲控制器。
背景技術：
在用于將數據寫入DRAM器件中和用于從DRAM器件讀出數據的常規DRAM存儲系統中，提供了不同的時鐘信號，其中在存儲控制器中產生寫時鐘，在存儲裝置中產生讀時鐘。通常寫時鐘和讀時鐘都是彼此獨立的，經由不同的時鐘線供給并提供給存儲裝置處的不同時鐘輸入。
在未來的高速存儲接口中，例如考慮到DDR-4(雙數據速率)，例如由于引入差分發送信號而引起存儲裝置每個通道的引腳數顯著增加。在這種存儲系統中，將通過至少三條線提供時鐘信號，例如用于傳輸命令和地址信號的時鐘線、與待寫的數據同步的一個寫時鐘和與將從存儲裝置讀出的數據同步的一個讀時鐘。高引腳數導致功耗增加，并造成存儲系統的設計更復雜。
因此本發明的一個方面在于減小存儲系統內的互連線，尤其是減小在這種存儲系統中所使用的存儲裝置的引腳數。

發明內容
本發明涉及一種存儲系統，包括至少一個存儲裝置和適合于控制存儲裝置操作的存儲控制器。該操作可包括分別根據數據是否供給寫入其中的存儲裝置和數據從存儲裝置中讀出的寫和讀操作。
根據本發明的第一方面，提供了一種存儲系統，其包括至少一個存儲裝置和適合于控制存儲裝置操作的存儲控制器。第一時鐘線從存儲控制器的寫時鐘輸出延伸到存儲裝置的時鐘端口，以將時鐘信號提供給存儲裝置。第二時鐘線從存儲裝置的時鐘端口延伸到存儲控制器的讀時鐘輸入，以將施加到存儲裝置時鐘端口的時鐘信號轉發回存儲控制器的讀時鐘輸入。在存儲裝置中，包括同步電路，其適合于接收來自存儲控制器的寫時鐘信號，并提供與被轉發回存儲控制器的寫時鐘信號同步的輸出數據。
在這種存儲系統中，因為沒有必要使存儲裝置提供分別地產生且提供在存儲裝置分別的時鐘端口上的讀時鐘信號，所以可以減小存儲裝置的引腳數。代替地，將由存儲控制器提供的寫時鐘饋送給存儲裝置的時鐘端口，并從那里反饋回到存儲控制器的讀時鐘輸入。由此，由存儲控制器的寫時鐘輸出提供的寫時鐘信號經由第一時鐘線傳送到存儲裝置的時鐘端口，并經由第二時鐘線從那里直接傳送回存儲控制器的讀時鐘輸入。借助存儲裝置中的同步電路，所提供的輸出數據與在存儲裝置的時鐘端口處接收的時鐘信號同步，并反饋回存儲控制器。
根據本發明的一個實施例，同步電路適用于使輸出數據與在時鐘端口處接收的時鐘信號同步，以便從與所接收的時鐘信號同步的存儲裝置的數據輸出中輸出該輸出數據。這在當經由存儲裝置和存儲控制器之間延伸的數據線傳遞輸出數據時尤其有利，其中數據線具有與第二時鐘線基本相同的長度。
根據本發明的另一實施例，同步電路適用于使輸出數據與時鐘信號同步，以便使輸出的數據與存儲控制器的讀時鐘輸入和數據輸入處重定向的時鐘信號同步。
存儲裝置可進一步包括根據所接收的時鐘接收寫數據的數據輸入，其中數據輸入包括其中可以鎖存待寫的數據的輸入緩沖器。
此外，存儲系統可包括其中包括多個存儲裝置的存儲模塊，其中，在存儲系統中，每個存儲裝置經由各自的第一和第二時鐘線獨立地連接到存儲控制器。
在一個實施例中，存儲系統是雙數據速率(DDR)的存儲系統。
根據本發明的另一方面，存儲裝置包括輸出數據的輸出端口、接收時鐘信號的時鐘輸入、和使在輸出端口處將被輸出的輸出數據與所接收的時鐘信號同步的同步電路。與常規的存儲裝置相比，這種存儲裝置僅使用單個時鐘端口來接收用于接收寫數據的時鐘信號，而沒有使用單獨的讀時鐘輸出來提供讀時鐘信號。讀時鐘信號并不由存儲裝置產生和提供，該讀時鐘信號常規地用于使輸出數據同步以便存儲控制器可以接收關于讀時鐘信號的輸出數據。代替地，在本發明的一個實施例中，使輸出的數據同步于在存儲裝置的時鐘端口的位置處所接收的時鐘信號，其是讀時鐘信號的基準，并使輸出的數據與此同步。


結合附圖和下面的描述，本發明的這些和其它方面和特征將變得清楚，其中圖1示出了經由時鐘線連接到根據本發明一個實施例的存儲控制器的存儲模塊；和圖2示出了根據本發明另一實施例的DRAM存儲裝置的方塊圖。
具體實施例方式
在圖1中，描繪了存儲模塊1，其中布置了多個存儲裝置2。每個存儲裝置2都包括多個端口15，其包括數據端口、命令和地址端口等，以提供外部系統和存儲模塊1之間的交互。該數據端口和該命令和地址端口經由模塊接口3耦合到外部系統。存儲模塊1可固定地或可拆卸地耦合到該系統的印刷電路板上，由此經由總線16(例如，數據線10、命令和地址線11等)電連接到存儲控制器4。模塊接口3進一步提供了相應的雙向數據線10，以提供數據到每個存儲裝置2并從每個存儲裝置2傳送數據。
每個存儲裝置2都包括時鐘端口5，時鐘端口5分別借助第一時鐘線7而與存儲控制器4的相關寫時鐘輸出6耦合。每個存儲裝置2的時鐘端口5借助第二時鐘線8耦合，該第二時鐘線8將到達時鐘端口5的時鐘信號反饋回存儲控制器4的讀時鐘輸入9。
當將數據寫到存儲模塊1的存儲裝置2時，存儲控制器4將在存儲控制器4各自的數據輸出端口19處的數據同步地提供給在各自寫時鐘輸出6處的寫時鐘。假定存儲控制器4和存儲模塊1之間的信號線(例如，數據線、命令和地址線、時鐘線等)長度基本相等，則可以借助在各自存儲裝置2的時鐘端口5處接收的時鐘信號，將要寫入到存儲裝置2中的數據鎖存到各自存儲裝置的輸入緩沖器(未示出)中。基本上在所有時間內從存儲控制器4提供時鐘信號，以便在必須從存儲裝置2讀出數據時的情況下，時鐘信號到達時鐘端口5，并經由第二時鐘線8從那里傳播回存儲控制器4各自的讀時鐘輸入9。
與其中將從存儲裝置2讀出的數據同步地提供給由存儲裝置2產生的讀時鐘信號的常規存儲裝置2相比，輸出數據與已到達每個存儲裝置2的時鐘端口5的時鐘信號同步。
如圖2所示，存儲裝置2包括存儲器陣列17、存儲器邏輯18和進一步連接到時鐘端口5的同步電路12，同步電路12接收將被輸出的、由存儲器陣列17提供的內部數據(D)。根據時鐘端口5處的時鐘信號，將數據轉發到端口15的數據端口，經由其輸出數據被輸出給總線16的各個數據線10。同步電路12以這樣的方式工作，即從存儲裝置2內在同步電路12中接收的數據被鎖存、并根據經由時鐘端口5接收的時鐘信號將數據施加到端口15的數據端口。根據在時鐘端口5接收的時鐘信號到同步電路12的傳輸延遲，可提供延遲鎖相環(DLL)電路14，以將端口15的數據端口處的輸出數據同步地輸出給經由第二時鐘線8反饋的時鐘信號。
在一個實施例中，在數據線上的數據信號的傳播延遲基本等于從存儲裝置2的時鐘端口5反饋到存儲控制器4的時鐘信號的傳播延遲。如果沒有確保第二時鐘線8和總線16長度相等，則應當提供DLL電路14，以便同步電路12使端口15的數據端口處的數據輸出同步，使得數據同步地到達存儲控制器4處的反饋時鐘信號。
本發明的一個方面是，例如通過存儲系統中不同的時鐘發生器，不必獨立地提供單獨的讀和寫時鐘。根據本發明的一個實施例，經由第一時鐘線7將單時鐘信號提供給每個存儲裝置2的時鐘端口5，并使用所提供的時鐘信號作為寫和讀時鐘信號，以便將要輸出的數據同步輸出給當前施加到時鐘端口5的所提供的時鐘信號。由此，可以將在時鐘端口5處提供的時鐘信號看作存儲裝置的讀時鐘。與常規的存儲系統相比不同之處在于，在存儲裝置2內沒有產生讀時鐘，而是偏離了由存儲控制器4經由第一時鐘線7提供給存儲裝置2的時鐘信號。在本發明的實施例中，減小了存儲裝置的引腳數，以便可更可靠地且用更低的成本制造存儲裝置。
雖然前述涉及本發明的實施例，但在不脫離本發明基本范圍的條件下，可設計本發明的其它和另外的實施例，且其范圍由下面的權利要求確定。
權利要求
1.一種存儲系統，包括至少一個存儲裝置；存儲控制器，配置為控制該至少一個存儲裝置的操作；第一時鐘線，從存儲控制器的寫時鐘輸出延伸到該至少一個存儲裝置的時鐘端口，以將時鐘信號提供給該至少一個存儲裝置；以及第二時鐘線，從該至少一個存儲裝置的時鐘端口延伸到存儲控制器的讀時鐘輸入，以將施加到存儲裝置時鐘端口的時鐘信號轉發給存儲控制器的讀時鐘輸入。
2.如權利要求1的存儲系統，進一步包括同步電路，設置在該至少一個存儲裝置中，配置為接收來自存儲控制器的時鐘信號，并使輸出數據與轉發回存儲控制器的時鐘信號相同步。
3.如權利要求2的存儲系統，其中將同步電路配置為使該輸出數據與接收的時鐘信號相同步，以便從與該接收的時鐘信號相同步的存儲裝置的數據輸出來輸出該輸出數據。
4.如權利要求2的存儲系統，其中將同步電路配置為使該輸出數據與轉發的時鐘信號相同步，以便該輸出數據與存儲控制器的讀時鐘輸入和數據輸入處所轉發的時鐘信號相同步。
5.如權利要求1的存儲系統，進一步包括多條數據線，其在存儲裝置和用于傳遞輸出數據的存儲控制器之間延伸，其中每條數據線都具有與第二時鐘線基本相同的長度。
6.如權利要求1的存儲系統，其中存儲裝置進一步包括數據輸入，以便根據所接收的時鐘信號接收寫數據，其中該數據輸入包括輸入緩沖器來將要寫的數據進行鎖存。
7.如權利要求1的存儲系統，其中該至少一個存儲裝置包括提供在存儲模塊中的多個存儲裝置，且其中經由各自的第一和第二時鐘線將每個存儲裝置獨立地連接到存儲控制器。
8.如權利要求1的存儲系統，其中該存儲系統是雙數據速率(DDR)存儲系統。
9.一種存儲裝置，包括輸出端口，用于輸出一個輸出數據；和時鐘端口，用于接收時鐘信號并轉發該時鐘信號，其中相對于所轉發的時鐘信號輸出該輸出數據。
10.如權利要求9的存儲裝置，進一步包括同步電路，配置為使得該輸出數據與所接收的時鐘信號同步。
11.如權利要求10的存儲裝置，其中將同步電路配置為使該輸出數據與所接收的時鐘信號同步，以便從與所接收的時鐘信號同步的存儲裝置的數據輸出來輸出該輸出數據。
12.如權利要求10的存儲裝置，其中將時鐘端口配置為接收來自存儲控制器的時鐘信號，并將所接收的時鐘信號轉發回存儲控制器。
13.如權利要求12的存儲裝置，其中將同步電路配置為使該輸出數據與轉發的時鐘信號同步，以便該輸出數據與存儲控制器的讀時鐘輸入和數據輸入處所轉發的時鐘信號相同步。
14.一種存儲系統，包括多個存儲裝置，每個存儲裝置都具有各自的時鐘端口和各自的數據端口；存儲控制器，配置為控制多個存儲裝置的操作，該存儲控制器具有分別對應于每個存儲裝置的各自的寫時鐘輸出和各自的讀時鐘輸入；各自的第一時鐘線，從該存儲控制器各自的寫時鐘輸出延伸到各自的存儲裝置的各自的時鐘端口，以將時鐘信號提供給各自的存儲裝置；以及各自的第二時鐘線，從各自的存儲裝置的各自時鐘端口延伸到該存儲控制器的各自的讀時鐘輸入，其中將提供給該各自的存儲裝置的各自的時鐘端口的時鐘信號反饋給該存儲控制器的各自的讀時鐘輸入。
15.如權利要求14的存儲系統，進一步包括各自的雙向數據線總線，在存儲裝置和存儲控制器之間延伸，其中各自的雙向數據線總線都具有與各自的第二時鐘線基本相同的長度。
16.如權利要求15的存儲系統，其中每個存儲裝置進一步包括各自的數據輸入，用于接收與所接收的時鐘信號有關的寫數據，其中該數據輸入包括配置用于鎖存所接收的寫數據的輸入緩沖器。
17.如權利要求14的存儲系統，進一步包括各自的同步電路，設置在每個存儲裝置中，配置用于接收來自存儲控制器的時鐘信號，并使各自的數據端口處的輸出數據與反饋回存儲控制器的時鐘信號相同步。
18.如權利要求17的存儲系統，其中該存儲系統是雙數據速率(DDR)存儲系統。
19.如權利要求18的存儲系統，其中該多個存儲裝置設置在存儲模塊上。
20.如權利要求19的存儲系統，其中通過存儲模塊接口將存儲控制器連接到多個存儲裝置上。
全文摘要
本發明涉及一種具有兩條時鐘線的存儲裝置的存儲系統。本發明的一個實施例提供了一種存儲系統，包括至少一個存儲裝置；控制存儲裝置操作的存儲控制器；第一時鐘線，其從存儲控制器的寫時鐘輸出延伸到該存儲裝置的時鐘端口，以將時鐘信號提供給該存儲裝置；以及第二時鐘線，其從該存儲裝置的時鐘端口延伸到存儲控制器的讀時鐘輸入，以將施加到存儲裝置時鐘端口的時鐘信號轉發回存儲控制器的讀時鐘輸入。該存儲裝置可進一步包括同步電路，其適合于接收來自存儲控制器的時鐘信號，并提供與所轉發的時鐘信號同步的輸出數據。
文檔編號G06F3/06GK1755606SQ20051010649
公開日2006年4月5日 申請日期2005年9月30日 優先權日2004年9月30日
發明者H·魯克鮑爾, C·西歇特, D·薩維納克, P·格雷戈里烏斯, P·瓦爾納 申請人:因芬尼昂技術股份公司