一種電源控制裝置及方法
【技術領域】
[0001]本發明涉及電源管理芯片設計領域，尤其涉及一種電源控制裝置及方法。
【背景技術】
[0002]隨著移動終端的迅速發展，目前的移動終端設備如:手機、掌上電腦已廣泛應用于消費、通信、視頻語音等多個領域，所以，移動終端的待機時長成為衡量產品好壞的一個決定性指標；相應的充電管理芯片也就必須做到具有省電、低功耗的功能。在對電源管理芯片工藝進行改進的同時，對電路進行相關的優化，細化，也是進行低功耗設計的一個發展方向。現有技術中，通過加入各種復雜的控制邏輯來進行節電管理，在智能終端的應用中，線性充電逐步由開關充電代替，雖然降低了一定的功耗，但是卻達不到零功耗的目的，并且在降低功耗的過程中影響終端的其他性能。

【發明內容】

[0003]為解決現有技術中存在的問題，在本發明的實施例中主要提供一種電源控制裝置及方法，能夠改變內部低壓差線性穩壓器(LDO, Low Dropout Regulator)的工作方式,減小電流的消耗。
[0004]本發明的技術方案是這樣實現的:
[0005]本發明提供了一種電源控制裝置，該裝置包括:第一電源選擇電路、第一低壓差線性穩壓器(LD0)、第二電源選擇電路、第二 LD0、基準電路、電壓檢測電路；其中，
[0006]所述第一電源選擇電路,用于在通用串行總線輸入(USBIN, Universal SerialBus IN)電壓和交流輸入(ACIN, Alternating Current IN)電壓中選擇電壓較高的一路電壓作為第一輸出電壓；
[0007]所述第一 LD0,用于對第一輸出電壓進行降壓作為第二輸出電壓,并在收到基準電壓之后，關閉自身的自啟動電路；
[0008]所述第二電源選擇電路，用于在第二輸出電壓和電池電壓(VBAT )中選擇電壓較高的一路電壓作為第三輸出電壓；
[0009]所述第二 LD0,用于在未使能時,將第三輸出電壓作為第一輸入電壓提供給基準電路，在使能時，自身向基準電路提供第一輸入電壓；
[0010]所述基準電路，用于根據所述第一輸入電壓為電壓檢測電路、第一 LD0、第二 LDO提供基準電壓；
[0011]所述電壓檢測電路，用于根據基準電壓確定USBIN電壓或ACIN電壓達到閾值電壓時，為第二 LDO提供使能信號。
[0012]上述方案中，所述電壓檢測電路，還用于根據基準電壓確定USBIN電壓和ACIN電壓均沒有達到閾值電壓時，停止為第二 LDO提供使能信號；
[0013]上述方案中，所述第二 LD0，還用于在所述電壓檢測電路停止提供使能信號后，繼續將第三輸出電壓作為第一輸入電壓提供給基準電路。
[0014]上述方案中，所述第一 LDO包括:第一運算放大器(OPA, Operat1nalAmplifier)、第一 P溝道金屬氧化物半導體場效應管(PMOS, Positive Channel MetalOxide Semiconductor)、第二 PMOS、第三PMOS、第四PMOS、第一 N溝道金屬氧化物半導體場效應管(NMOS, Negative channel Metal Oxide Semiconductor)、第二 NMOS、第一電阻、第二電阻、第三電阻、電容；其中，
[0015]所述第一 OPA的第一輸入端接收第一輸出電壓,第二輸入端連接在所述第一電阻與所述第二電阻相連的中間部分，所述第一 OPA的輸出端與所述第一 PMOS的柵極連接；所述第一 PMOS的漏極作為輸出，與第一電阻的一端連接；所述第一 PMOS的源極與所述第二PMOS的源極、所述第三PMOS的源極及所述第四PMOS的源極相連接；所述第二 PMOS的漏極與電容的一端相連，所述電容的另一端與所述第二 NOMS的柵極相連接，并連接在所述第二電阻與所述第三電阻相連的中間部分；所述第二 PMOS的柵極與所述第三PMOS的漏極及所述第一 NMOS的漏極相連接；所述第四PMOS的柵極、漏極與所述第二 NMOS的漏極相連接；所述第二 NMOS的源極與所述第一 NMOS的源極相連接，并連接在所述第三電阻的另一端；所述第一電阻與所述第二電阻和所述第三電阻串聯連接在所述第一 PMOS的漏極與所述第一NMOS的源極之間；所述第一 NMOS的柵極接收偏置電流；
[0016]所述第二 PMOS、第三PMOS、第四PMOS、第一 NMOS、第二 NMOS、電容構成自啟動電路。
[0017]上述方案中，所述第二 LDO包括:第二 0ΡΑ、第五PM0S、第三NM0S、第四NM0S、第四電阻、第五電阻；其中，
[0018]所述第五PMOS的柵極與漏極、所述第二 OPA的輸出端、及所述第三NMOS的漏極相連接，所述第五PMOS的源極接收第三輸出電壓，所述第五PMOS的漏極作為輸出，與第四電阻的一端連接；所述第二 OPA的第三輸入端接收基準電壓，第四輸入端連接所述第四電阻和所述第五電阻相連的中間部分，第五輸入端接收第三輸出電壓，第六輸入端接收使能信號；所述第三NMOS的源極與所述第四NMOS的源極相連，并連接接地點，所述第三NMOS的柵極接收反使能信號；所述第四NMOS的柵極接收使能信號，漏極與所述第五電阻的一端相連；所述第四電阻與所述第五電阻串聯連接在第五PMOS的漏極和第四NMOS的漏極之間。
[0019]上述方案中，所述第二 OPA結構為:PM0S輸入的串疊式(Cascode)輸出結構。
[0020]本發明同時還提供了一種電源控制方法，其特征在于，該方法包括:
[0021]第一電源選擇電路在USBIN電壓和ACIN電壓中選擇電壓較高的一路電壓作為第一輸出電壓；
[0022]第一 LDO通過自啟動電路啟動，并對所述第一輸出電壓進行降壓作為第二輸出電壓；并在收到基準電壓后，關閉自啟動電路；
[0023]第二電源選擇電路在第二輸出電壓和VBAT中選擇電壓較高的一路電壓作為第三輸出電壓；
[0024]第二 LDO將第三輸出電壓作為第一輸入電壓提供給基準電路，所述基準電路根據所述第一輸入電壓輸出基準電壓；
[0025]電壓檢測電路根據基準電壓確定USBIN電壓或ACIN電壓達到閾值電壓時，為第二LDO提供使能信號；
[0026]所述第二 LDO收到使能信號后，自身向基準電路提供第一輸入電壓。
[0027]上述方案中，該方法還包括:
[0028]所述電壓檢測電路根據基準電壓確定USBIN電壓和ACIN電壓均沒有達到閾值電壓時，停止為第二 LDO提供使能信號。
[0029]上述方案中，該方法還包括:
[0030]所述第二 LDO在所述電壓檢測電路停止提供使能信號后，繼續將第三輸出電壓作為第一輸入電壓提供給基準電路。
[0031 ] 本發明實施例提供的一種電源控制裝置及方法，第一電源選擇電路在通USBIN電壓和ACIN電壓中選擇電壓較高的一路電壓作為第一輸出電壓；第一LDO通過自啟動電路啟動，并對所述第一輸出電壓進行降壓作為第二輸出電壓；第二電源選擇電路在第二輸出電壓和VBAT中選擇電壓較高的一路電壓作為第三輸出電壓；第二 LDO將第三輸出電壓作為第一輸入電壓提供給基準電路，所述基準電路根據所述第一輸入電壓輸出基準電壓，所述第二 LDO收到基準電壓后，關閉自啟動電路；電壓檢測電路根據基準電壓確定USBIN電壓或ACIN電壓達到閾值電壓時，為第二 LDO提供使能信號；所述第二 LDO收到使能信號后，自身向基準電路提供