一種可編程寬頻帶延時器的制造方法
【技術領域】
[0001]本發明屬于基本電子電路領域，尤其是涉及一種可編程寬頻帶延時器的改進。
【背景技術】
[0002]延時器(Delay)是產生混響或回聲的效果器。有模擬延時器，數字延時器、混響器等它們的原理基本相同，廣泛用于舞臺音響，卡拉0K。延遲時間可以從50毫秒到I秒以上，電吉他用的延時器一般為20?476毫秒之間，時間短產生混響效果(大廳效應人時間長則產生回聲(山谷效應人電吉他通過延時器之后聲音豐富、飽滿、有空間感。回聲，則常用于電吉他演奏最高潮時最末一個音符加入，以便出現幾個反射回聲，情似對山谷呼喊。延遲效果機是效果機得一種，它主要創作時間間隔大于50ms的反射聲效果，也就是各種環境下的回聲效果。改變反射聲頻譜等于改變反射環境，改變延遲時間間隔等于改變反射空間的大小，它在影視聲音創作上起著重要作用，是錄音師常用的設備。
[0003]在水下探測時，常常利用激光發生器以一定的頻率發出激光探測信號，到達探測目標后反射。反射回的信號中的一部分被反射光采集器采集，將信號轉換后傳入從PC機，通過遠程傳輸傳入主PC機做數據及圖像處理。在基準信號和發射光采集器開始工作之間需要有精確的延時系統，以便用于測量物體距離等重要參數。但是現有的延時器還不能達到需求，存在精度低、處理過程復雜的問題。

【發明內容】

[0004]本發明就是針對上述問題，提供一種性能穩定精度高且處理過程簡單的一種可編程寬頻帶延時器。
[0005]為實現上述目的，本發明采用如下技術方案，本發明包括處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器和顯示器，其特征在于:處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器依次相連，處理器還與顯示器相連。
[0006]作為一種優選方案，本發明所述處理器為單片機。
[0007]本發明有益效果。
[0008]本發明處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器依次相連，處理器還與顯示器相連。本發明具有延時范圍大，延時精度高的特點，同時具有良好的人機接口，操作方便的優點。
【附圖說明】
[0009]為了使本發明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及【具體實施方式】，對本發明進行進一步詳細說明。應當理解，此處所描述的【具體實施方式】僅僅用以解釋本發明，并不用于限定本發明。
[0010]圖1是本發明電路原理框圖。
【具體實施方式】
[0011]如圖所示，本發明包括處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器和顯示器，其特征在于:處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器依次相連，處理器還與顯示器相連。
[0012]所述處理器為單片機。
[0013]本發明電路由信號發生器，粗調延時電路，細調延時電路，鍵盤輸入電路，IXD顯示器，MCU單片機微控制單元控制電路組成。人機接口由鍵盤，液晶和MCU組成，完成人機接口的功能。鍵盤接受輸入(如延時的設置，脈沖幅度的設置等)，MCU做一定處理后對CPLD發出相應的命令。液晶則顯示一些必要的信息。由于延時范圍大(Ins?lms)，延時精度高(Ins步進),所以在實現的時候采用兩級級聯的方式。由FPGA完成10ns整數倍的延時，由AD9501完成10ns內的延時，實現Ins步進可調。此電路滿足以上的兩項要求。CPLD內部的二(四)態隨機數產生器控制輸出的脈沖幅度，即控制光子的相位。每一個AD9501輸出的脈沖觸發CPLD內部輸出相應幅度的DA的數據，經過DA成為模擬信號，再經過一級驅動級加在調制器兩端。FPGA采用Altera公司的MAX7000系列EPM7128SLS84管腳芯片，采用40M晶振作為時鐘輸入。
[0014]單片機工作分2個狀態，分別是test和work狀態，在test狀態下可以對單片機功能進行調試，在work狀態，即單片機與CPLD通信狀態下可以對CPLD串行發送復位命令和發送延遲時間。如果CPLD檢測如超過5ms時間就對CPLD復位，中止此次通信。單片機發送時間序列分為大延遲時間10ns-1ms和小延遲時間2.5ns-100ns,故可分別采用14bit和8bit共22bit編碼來分別表示發送時間。CPLD在data_clk的上升沿時從數據端讀取bit位，將讀取到的22bit數據通過拆分得到大延遲部分的14bit和小延遲部分的8bit,分別控制CPLD和AD9501來實現延遲。
[0015]可以理解的是，以上關于本發明的具體描述，僅用于說明本發明而并非受限于本發明實施例所描述的技術方案，本領域的普通技術人員應當理解，仍然可以對本發明進行修改或等同替換，以達到相同的技術效果；只要滿足使用需要，都在本發明的保護范圍之內。
【主權項】
1.一種可編程寬頻帶延時器，包括處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器和顯示器，其特征在于:處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器依次相連，處理器還與顯示器相連。
2.根據權利要求1所述一種可編程寬頻帶延時器，其特征在于:所述處理器為單片機。
【專利摘要】一種可編程寬頻帶延時器屬于基本電子電路領域，尤其是涉及一種可編程寬頻帶延時器的改進。本發明提供一種性能穩定精度高且處理過程簡單的一種可編程寬頻帶延時器。本發明包括處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器和顯示器，其特征在于：處理器、調試模塊、比較模塊、功率放大器、D/A轉換模塊、測試電路、繼電器、穩壓器依次相連，處理器還與顯示器相連。
【IPC分類】G05B19-042
【公開號】CN104656499
【申請號】CN201310597773
【發明人】史樹元
【申請人】史樹元
【公開日】2015年5月27日
【申請日】2013年11月25日