專利名稱：參考電壓器件的制作方法
技術領域：
本實用新型涉及半導體技術領域，特別涉及一種參考電壓器件。
背景技術：
目前，參考電壓器件被廣泛應用在集成電路產品中，用來為集成電路產 品提供參考電壓。集成電路產品的穩定性直接取決于所述參考電壓器件的穩 定性，例如當參考電壓器件受到溫度、環境等影響提供的參考電壓值發生變 化，必然會使得集成電路產品的性能發生變化。
圖1為一種參考電壓器件的電路圖，圖2為一種現有的圖1所示的參考 電壓器件的剖面結構示意圖。參考圖1和圖2所示，耗盡型PMOS晶體管Pl 的柵極和源極耦接，增強型PMOS晶體管P2的柵極和漏極耦接，耗盡型PMOS 晶體管Pl漏極和增強型PMOS晶體管P2的源極耦接參考電壓器件的輸出端。 其中，耗盡型PMOS晶體管Pl為耗盡型PMOS晶體管，并且為掩埋溝道工 藝，并且采用N型多晶硅作為柵極；增強型PMOS晶體管P2為增強型，并 且為表面溝道工藝，并且采用N型多晶硅作為柵極。因為在耗盡型PMOS晶 體管Pl和增強型PMOS晶體管P2的溝道雜質分布不同，因此閾值電壓和跨 導隨溫度的變化相差很大。
因此上述現有的參考電壓器件隨溫度的變化閾值電壓容易發生變化，所 以穩定性較差。
實用新型內容
本實用新型的目的是提供一種參考電壓器件，提高了參考電壓器件的穩 定性。
為了達到上述目的，本實用新型提供了一種參考電壓器件，包括耗盡型 PMOS晶體管和增強型PMOS晶體管，耗盡型PMOS晶體管和增強型PMOS 晶體管同為表面導電溝道型晶體管，且耗盡型PMOS晶體管和增強型PMOS 晶體管的導電溝道內的離子分布完全相同，其中耗盡型PMOS晶體管的柵極 為P型摻雜，增強型PMOS晶體管的柵極為N型摻雜。優選的，耗盡型PMOS晶體管的柵極方阻值在2000ohm ± 200ohm,耗盡型PMOS晶體管的閾值電壓在0.4V士0.1V;增強型PMOS晶體管的4冊才及方阻值在20ohm ± 2ohm，增強型PMOS晶體管的閾值電壓在-0.8V ± 0.2V。
優選的，增強型PMOS晶體管和耗盡型PMOS晶體管的寬長比為
*德，其中Ue是耗盡型PMOS晶體管的溝道遷移率，Ud是增強型
PMOS晶體管的溝道遷移率，其中《五為耗盡型PMOS晶體管的閾值電壓的溫度系數，""為增強型PMOS晶體管的閾值電壓的溫度系數。
優選的，增強型PMOS晶體管和耗盡型PMOS晶體管的寬長比為W ,
其中Ue是耗盡型PMOS晶體管的溝道遷移率，Ud是增強型PMOS晶體管的溝道遷移率 。
優選的，耗盡型PMOS晶體管和增強型PMOS晶體管位于同一種類型的N阱中，且N阱的離子濃度分布相同。
優選的，包括耗盡型PMOS晶體管的柵極和源極耦接高電平，耗盡型PMOS晶體管的襯底和源極耦接；增強型PMOS晶體管的柵極和漏極耦接；增強型PMOS晶體管的襯底和源極耦接，增強型PMOS晶體管的漏極耦接低電平；耗盡型PMOS晶體管漏極和增強型PMOS晶體管的源極耦接參考電壓器件的輸出端。
優選的，包括耗盡型PMOS晶體管的柵極和源極耦接，耗盡型PMOS晶體管的襯底和源極耦接，耗盡型PMOS晶體管的漏極耦接低電平；增強型PMOS晶體管的柵極和漏極耦接，增強型PMOS晶體管的襯底和源極耦接，增強型PMOS晶體管的源極耦接高電平；耗盡型PMOS晶體管源極和增強型PMOS晶體管的漏極耦接參考電壓器件的輸出端。
優選的，包括耗盡型PMOS晶體管的柵極耦接高電平，耗盡型PMOS晶體管的襯底和源極耦接，耗盡型PMOS晶體管的漏極耦接低電平；增強型PMOS晶體管的柵極和漏極耦接，增強型PMOS晶體管的襯底和源極耦接，增強型PMOS晶體管的源極耦接高電平；耗盡型PMOS晶體管源極和增強型 PMOS晶體管的漏極耦接參考電壓器件的輸出端。
優選的，包括第一PMOS晶體管的柵極耦接漏極，第一PMOS晶體管 的源極耦接高電平，第一PMOS晶體管的襯底耦接高電平；耗盡型PMOS晶 體管的柵極和源極耦接第一PMOS晶體管的漏極，耗盡型PMOS晶體管的襯 底耦接高電平；增強型PMOS晶體管的柵極和漏極耦接；增強型PMOS晶體 管的襯底和源極耦接，增強型PMOS晶體管的漏極耦接低電平；耗盡型PMOS 晶體管漏極和增強型PMOS晶體管的源極耦接參考電壓器件的輸出端。
優選的，包括第一級參考電壓器件器件，包括第一耗盡型PMOS晶 體管的柵-極和源極耦接，第一耗盡型PMOS晶體管的襯底和源極耦接，第一 耗盡型PMOS晶體管的漏極耦接低電平；第一增強型PMOS晶體管的柵極和 漏極耦接，第一增強型PMOS晶體管的襯底和源極耦接，第一增強型PMOS 晶體管的源極耦接高電平；第 一耗盡型PMOS晶體管源極和第 一增強型PMOS 晶體管的漏極耦接第 一級參考電壓器件的輸出端；
NMOS晶體管的柵極耦接第一級參考電壓器件的輸出端，NMOS晶體管 的漏極耦接高電平，NMOS晶體管的襯底和源極耦接第二增強PMOS晶體管 的源極；增強型PMOS晶體管的襯底耦接高電平，第二增強型PMOS晶體管 的漏極和第二耗盡型PMOS晶體管的源極耦接參考電壓器件的輸出端；第二 耗盡型PMOS晶體管的柵極和漏極耦接低電平。
上述技術方案和現有技術相比的優點是耗盡型PMOS晶體管和增強型 PMOS晶體管都為表面溝道器件，但是耗盡型PMOS晶體管采用P型多晶硅 柵極，增強型PMOS晶體管采用N型多晶硅柵極，因此耗盡型PMOS晶體管 不需要在導電溝道中進行離子注入來調節閾值電壓。對于耗盡型PMOS晶體 管和增強型PMOS晶體管，導電溝道的離子分部完全相同，這樣耗盡型PMOS 晶體管和增強型PMOS晶體管的闊值電壓隨溫度變化的程度相同，因此穩定 性好。
通過附圖中所示的本實用新型的優選實施例的更具體說明，本實用新型的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本實用新型的主旨。
圖i為一種參考電壓器件的電路圖；圖2為圖1所示的參考電壓器件的剖面結構示意圖；圖3為本實用新型的第一實施例的參考電壓器件的電路圖；圖4為圖3所示的本實用新型的參考電壓器件的剖面結構示意圖；圖5為本實用新型的第二實施例的參考電壓器件的電路圖；圖6為本實用新型的第三實施例的參考電壓器件的電路圖；圖7為本實用新型的第四實施例的參考電壓器件的電路圖；圖8為本實用新型的第五實施例的參考電壓器件的電路圖。
具體實施方式
為使本實用新型的上述目的、特征和優點能夠更加明顯易懂，
以下結合附圖對本實用新型的具體實施方式
做詳細的說明。
在下面的描述中闡述了很多具體細節以便于充分理解本實用新型。但是本實用新型能夠以4艮多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本實用新型內涵的情況下做類似推廣，因此本實用新型不受下面公開的具體實施的限制。
其次，本實用新型利用示意圖進行詳細描述，在詳述本實用新型實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應限制本實用新型保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。
實施例一
參考圖3和圖4，參考電壓器件包括耗盡型PMOS晶體管P310的柵極311和源極312耦接高電平，耗盡型PMOS晶體管P310的襯底和源極312耦接；增強型PMOS晶體管P320的柵極321和漏極323耦接，增強型PMOS晶體管P320的襯底和源極322耦接，增強型PMOS晶體管P320的漏極323 耦接低電平；耗盡型PMOS晶體管P310漏極313和增強型PMOS晶體管P320 的源極322耦接參考電壓器件的輸出端OUT。其中，耗盡型PMOS晶體管P310 和增強型PMOS晶體管P320為表面溝道器件，兩個PMOS晶體管的導電溝 道摻雜的劑量和能量完全相同，從而兩個PMOS晶體管的導電溝道的摻雜的 雜質離子濃度分布完全相同。其中，耗盡型PMOS晶體管P310的柵極為P 型摻雜，方阻值在2000ohm附近，例如2000ohm土200ohm,耗盡型PMOS晶 體管P310的閾值電壓在0.4V附近，例如0.4V ± 0.1V。增強型PMOS晶體管 P320的柵極為N型摻雜，方阻值在20ohm附近，例如20ohm ± 2ohm，增強 型PMOS晶體管P320的閾值電壓在_ 0.8V附近，例如-0.8V ± 0.2V。
優選的，耗盡型PMOS晶體管P310和增強型PMOS晶體管P320做在同 一種類型的N阱(Nwell)中，采用相同的閾值調節注入，換言之，耗盡型 PMOS晶體管P310和增強型PMOS晶體管P320位于同一種類型的N阱中， 且N阱的離子濃度分布相同，因此，對于耗盡型PMOS晶體管P310和增強 型PMOS晶體管P320,其導電溝道的雜質分布相同。
雖然，耗盡型PMOS晶體管P310和增強型PMOS晶體管P320都為表面 溝道器件，但是耗盡型PMOS晶體管P310采用P型多晶硅柵極，增強型PMOS 晶體管P320采用N型多晶硅柵極。對于耗盡型PMOS晶體管P310和增強型 PMOS晶體管P320,溝道的雜質分布完全相同。這樣耗盡型PMOS晶體管P310 和增強型PMOS晶體管P320的閾值電壓及電導隨溫度變化的程度相同。因此， 能夠提供一個由耗盡型PMOS晶體管P310和增強型PMOS晶體管P320構成 的參考電壓電路，其輸出電壓隨溫度的變化很小，接近于零。
具體的在本實施例中，參考圖1所示的參考電壓電路的輸出電壓表達式 如下
其中，Vref是輸出電壓，VthE是耗盡型PMOS晶體管P310的閾值電壓,VthD是耗盡型PMOS晶體管P310的閾值電壓，Ue是耗盡型PMOS晶體管P310的溝道遷移率，Ud是增強型PMOS晶體管P320的溝道遷移率，(W/L)e是耗盡型PMOS晶體管P310的器件寬長比，(W/L)d是增強型PMOS晶體管P320的器件寬長比。
參考電壓器件輸出電壓Vref隨溫度的變化
呵 +丄脂|(， * 1 、e
其中a￡為VthE的溫度系lt, "D為VthD的溫度系凄史。
在本方案中，由于增強型PMOS晶體管P320和耗盡型PMOS晶體管P310溝道的雜質分布完全相同，所以
《)"e =0
所以輸出電壓隨溫度的變化:
(2)
因為工藝固定情況下，《￡、 aD和Ue/Ud是三個固定的常數，且a五為一負值，"五為一正值，所以，只要兩種器件寬長比選取適當的值，使式(2)等于零，也就是
(PT/丄)e
"￡、
則輸出電壓隨溫度的變化就可控制為零，即輸出電壓不隨溫度的變化而變化。因此本實施例中優選的，(『")"=「_^丫*魚，則輸出電壓隨溫度的變
化就可控制為零。
另外，本實用新型還提供了另一個實施例，在該實施例中可以通過為耗盡型PMOS晶體管P310和增強型PMOS晶體管P320選耳又相當的寬長比，從 而使得，輸出電壓為硅的禁帶寬度。
下面乂于該實施例進4于詳細i兌明
對于MOS器件來說，本領域技術人員熟知
糊e = & (襯底)-& (iV柵)—+ I + il^fr + W^/2|^ I + ^ — ^j^)
糊J = &(襯底)-&(P柵)-，+ i + V爭，K" + w扭卜^ —
其中，VSB是源極到襯底電壓，^(襯底)為襯底的費米勢，&(柵)為柵的 費米勢，Qss是氧化層電荷，Cox是柵極單位電容值，Nsub是N型襯底摻雜 濃度，&'是硅的介電常數。
如果選取合適的(W/L)d, (W/L)e,
使呵=|畔,即,(1 )式中,即=1,
貝'J J^e/ = 1W/z五l + = Fit/zZ) _ Kif/z五=^ (iV柵)一 < (尸柵)=^ = 1.12v
《
也就是優選的=禁，則本實施例的參考電壓器件會產生恒定的輸
出電壓值，輸出電壓為硅的禁帶寬度，約1.12V左右。輸出電壓的溫度系數 也和禁帶寬度的溫度系數一致，為一負值。因為輸出電壓恒定為硅的禁帶寬 度，因此該參考電壓器件的性能穩定，可靠性高。
實施例二
參考圖5,參考電壓器件包括
耗盡型PMOS晶體管P310的柵極311和源極312耦接，耗盡型PMOS 晶體管P310的襯底和源極312耦接，耗盡型PMOS晶體管P310的漏極313 耦接低電平；增強型PMOS晶體管P320的柵極321和漏極323耦接，增強型 PMOS晶體管P320的襯底和源極322耦接，增強型PMOS晶體管P320的源 極322耦接高電平；耗盡型PMOS晶體管P310源極312和增強型PMOS晶體管P320的漏極323耦接參考電壓器件的輸出端OUT。其中，耗盡型PMOS晶體管P310和增強型PMOS晶體管P320為表面溝道器件，兩個PMOS晶體管的導電溝道摻雜的劑量和能量完全相同，從而兩個PMOS晶體管的導電溝道摻雜的雜質離子分布都相同。其中，耗盡型PMOS晶體管P310的柵才及為P型摻雜，方阻值在2000ohm附近，例如2000ohm士200ohm，耗盡型PMOS晶體管P310的閾值電壓在0.4V附近，例如0.4V士0.1V。增強型PMOS晶體管P320的柵極為N型摻雜，方阻值在20ohm附近，例如20ohm ± 2ohm，增強型PMOS晶體管P320的閾值電壓在-0.8V附近，例如-0.8V 土 0.2V。
實施例三
參考圖6,參考電壓器件包括
耗盡型PMOS晶體管P310的柵極311耦接高電平，耗盡型PMOS晶體管P310的襯底和源極312耦接，耗盡型PMOS晶體管P310的漏極313耦接低電平；增強型PMOS晶體管P320的柵極321和漏極323耦接，增強型PMOS晶體管P320的襯底和源極322耦接，增強型PMOS晶體管P320的源極322耦接高電平；耗盡型PMOS晶體管P310源極312和增強型PMOS晶體管P320的漏極323耦接參考電壓器件的輸出端OUT。其中，耗盡型PMOS晶體管P310和增強型PMOS晶體管P320為表面溝道器件，兩個PMOS晶體管的導電溝道"J參雜的劑量和能量完全相同，從而兩個PMOS晶體管的導電溝道摻雜的雜質離子分布都相同。其中，耗盡型PMOS晶體管P310的柵極為P型摻雜，方阻值在2000ohm附近，例如2000ohm±200ohm，耗盡型PMOS晶體管P310的閾值電壓在0.4V附近，例如0.4V土0.1V。增強型PMOS晶體管P320的柵極為N型摻雜，方阻值在20ohm附近，例如20ohm土2ohm，增強型PMOS晶體管P320的閾值電壓在_ 0.8V附近，例如_ 0.8V ± 0.2V。
實施例四
參考圖7，參考電壓器件包括
第一 PMOS晶體管330的柵極331耦接漏極333,第一 PMOS晶體管330的源極332耦接高電平，第一 PMOS晶體管330的襯底耦接高電平；耗盡型PMOS晶體管P310的柵極311和源極312耦接第一 PMOS晶體管的漏極333， 耗盡型PMOS晶體管P310的襯底312耦接高電平；增強型PMOS晶體管P320 的柵極321和漏極323耦接；增強型PMOS晶體管P320的襯底和源極322耦 接，增強型PMOS晶體管P320的漏極323耦接低電平；耗盡型PMOS晶體 管P310漏極313和增強型PMOS晶體管P320的源極322耦接參考電壓器件 的輸出端OUT。其中，耗盡型PMOS晶體管P310和增強型PMOS晶體管P320 為表面溝道器件，兩個PMOS晶體管的導電溝道纟參雜的劑量和能量完全相同， 從而兩個PMOS晶體管的導電溝道摻雜的雜質離子分布都相同。其中，耗盡 型PMOS晶體管P310的柵極為P型摻雜，方阻值在2000ohm附近，例如 2000ohm ± 200ohm，耗盡型PMOS晶體管P310的閾值電壓在0.4V附近，例 如0.4V ± 0.1V。增強型PMOS晶體管P320的4冊才及為N型4參雜，方阻值在20ohm 附近，例如20ohm士2ohm，增強型PMOS晶體管P320的閾值電壓在-0.8V 附近，例如-0.8V土0.2V。
實施例五
參考圖8,參考電壓器件包括
第一級考電壓源器件包括參考電壓器件的第一耗盡型PMOS晶體管 P3101的柵極3111和源極3121耦接，第一耗盡型PMOS晶體管P3101的襯 底和源極3121耦接，第一耗盡型PMOS晶體管P3101的漏極3131耦接低電 平；第一增強型PMOS晶體管P3201的柵極3211和漏極3231耦接，第一增 強型PMOS晶體管P3201的襯底和源極3221耦接，第一增強型PMOS晶體 管P3201的源極3221耦接高電平；第一耗盡型PMOS晶體管P3101源極3121 和第一增強型PMOS晶體管P3201的漏極3231耦接參考電壓器件的輸出端 OUT。其中，第一耗盡型PMOS晶體管P3101和第一增強型PMOS晶體管 P3201為表面溝道器件，兩個PMOS晶體管的導電溝道摻雜的劑量和能量完 全相同，兩個PMOS晶體管的導電溝道摻雜的劑量和能量完全相同，從而兩 個PMOS晶體管的導電溝道摻雜的雜質離子分布都相同。其中，井毛盡型PMOS 晶體管P310的柵極為P型摻雜，方阻值在2000ohm附近，例如2000ohm±200ohm，耗盡型PMOS晶體管P310的閾值電壓在0.4V附近，例如0.4V ± O.IV。 增強型PMOS晶體管P320的柵極為N型摻雜，方阻值在20ohm附近，例如 20ohm土2ohm,增強型PMOS晶體管P320的閾值電壓在-0.8V附近，例如 -0.8V士0.2V。
參考電壓器件的NMOS晶體管430的柵極431耦接第一級參考電壓器件 的輸出，NMOS晶體管430的漏極432耦接高電平，NMOS晶體管430的襯 底和源極耦接第二增強PMOS晶體管3202的源極3222;增強型PMOS晶體 管3202的襯底耦接高電平，第二增強型PMOS晶體管3202的漏極和第二耗 盡型PMOS晶體管P3102的源極3122耦接參考電壓器件的輸出端；第二耗盡 型PMOS晶體管P3102的柵極3112和漏極3132耦接低電平。其中，第二耗 盡型PMOS晶體管P3102和第二增強型PMOS晶體管P3202為表面溝道器件， 兩個PMOS晶體管的導電溝道#^雜的劑量和能量完全相同，乂人而兩個PMOS 晶體管的導電溝道摻雜的雜質離子分布都相同。其中，耗盡型PMOS晶體管 P310的柵極為P型摻雜，方阻值在2000ohm附近，例如2000ohm ± 200ohm, 耗盡型PMOS晶體管P310的閾值電壓在0.4V附近，例如0.4V ± 0.1V。增強 型PMOS晶體管P320的柵極為N型纟參雜，方阻值在20ohm附近，例如20ohm
± 2ohm,增強型PMOS晶體管P320的閾值電壓在-0.8V附近，例如-0.8V
± 0.2V。
在上述實施例二、實施例四、及實施例五中，優選的，增強型PMOS晶 體管和^盡型PMOS晶體管的寬長比為
、2顯
從而使得該參考電壓器件輸出電壓隨溫度的變化就可控制為零，即輸出 電壓不隨溫度的變化而變化。
或優選的，增強型PMOS晶體管和耗盡型PMOS晶體管的寬長比為 一 W
則參考電壓器件會產生恒定的輸出電壓值，輸出電壓為硅的禁帶寬度， 約1.12V左右。輸出電壓的溫度系數也和禁帶寬度的溫度系數一致，為一負值。因為輸出電壓恒定為硅的禁帶寬度，因此該參考電壓器件的性能穩定， 可靠性高。
雖然本實用新型已以較佳實施例^皮露如上，然而并非用以限定本實用新 型。任何熟悉本領域的技術人員，在不脫離本實用新型技術方案范圍情況下， 都可利用上述揭示的方法和技術內容對本實用新型技術方案作出許多可能的 變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本實用新 型技術方案的內容，依據本實用新型的技術實質對以上實施例所做的任何簡 單修改、等同變化及修飾，均仍屬于本實用新型技術方案保護的范圍內。
權利要求1、一種參考電壓器件，包括耗盡型PMOS晶體管和增強型PMOS晶體管，其特征在于，耗盡型PMOS晶體管和增強型PMOS晶體管同為表面導電溝道型晶體管，且耗盡型PMOS晶體管和增強型PMOS晶體管的導電溝道內的離子分布完全相同，其中耗盡型PMOS晶體管的柵極為P型摻雜，增強型PMOS晶體管的柵極為N型摻雜。
2、 根據權利要求1所述的參考電壓器件，其特征在于，耗盡型PMOS晶體管的棚-才及方阻值在2000ohm±200ohm，耗盡型PMOS晶體管的閾值電壓在0.4V土0.1V;增強型PMOS晶體管的才冊才及方阻值在20ohm士2ohm，增強型PMOS晶體管的閾值電壓在-0.8V±0.2V。
3、 才艮據權利要求2所述的參考電壓器件，其特征在于，增強型PMOS晶體管和耗盡型PMOS晶體管的寬長比為(1 *禁，其中Ue是耗盡型PMOS晶體管的溝道遷移率，Ud是增強型PMOS晶體管的溝道遷移率，其中"^為耗盡型PMOS晶體管的閾值電壓的溫度系數，""為增強型PMOS晶體管的閾值電壓的溫度系數。
4、根據權利要求2所述的參考電壓器件，其特征在于，增強型PMOS晶體管和耗盡型PMOS晶體管的寬長比為W ,其中Ue是耗盡型PMOS晶體管的溝道遷移率，Ud是增強型PMOS晶體管的溝道遷移率。
5、 根據權利要求2或3所述的參考電壓器件，其特征在于，耗盡型PMOS晶體管和增強型PMOS晶體管位于同一種類型的N阱中，且N阱的離子濃度分布相同。
6、 根據權利要求1至4任意一項所述的參考電壓器件，其特征在于，包括耗盡型PMOS晶體管的柵極和源極耦接高電平，耗盡型PMOS晶體管的襯底和源極耦接；增強型PMOS晶體管的柵極和漏極耦接；增強型PMOS晶體管的襯底和源極耦接，增強型PMOS晶體管的漏極耦接低電平；耗盡型PMOS晶體管漏極和增強型PMOS晶體管的源極耦接參考電壓器件的輸出端。
7、 根據權利要求1至4任意一項所述的參考電壓器件，其特征在于，包括耗盡型PMOS晶體管的柵極和源極耦接，耗盡型PMOS晶體管的襯底和 源極耦接，耗盡型PMOS晶體管的漏極耦接低電平；增強型PMOS晶體管的 4冊極和漏極耦接，增強型PMOS晶體管的襯底和源才及耦接，增強型PMOS晶 體管的源極耦接高電平；耗盡型PMOS晶體管源極和增強型PMOS晶體管的 漏極耦接參考電壓器件的輸出端。
8、 根據權利要求1或2所述的參考電壓器件，其特征在于，包括耗盡型PMOS晶體管的柵極耦接高電平，耗盡型PMOS晶體管的襯底和 源極耦接，耗盡型PMOS晶體管的漏極耦接低電平；增強型PMOS晶體管的 柵極和漏極耦接，增強型PMOS晶體管的襯底和源極耦接，增強型PMOS晶 體管的源極耦接高電平；耗盡型PMOS晶體管源極和增強型PMOS晶體管的 漏極耦接參考電壓器件的輸出端。
9、 根據權利要求1至4任意一項所述的參考電壓器件，其特征在于，包括第一 PMOS晶體管的柵極耦接漏極，第一 PMOS晶體管的源極耦接高電 平，第一PMOS晶體管的襯底耦接高電平；耗盡型PMOS晶體管的柵極和源 極耦接第一 PMOS晶體管的漏極，耗盡型PMOS晶體管的襯底耦接高電平； 增強型PMOS晶體管的柵極和漏極耦接；增強型PMOS晶體管的襯底和源極 耦接，增強型PMOS晶體管的漏極耦接低電平；耗盡型PMOS晶體管漏極和 增強型PMOS晶體管的源極耦接參考電壓器件的輸出端。
10、 根據權利要求1至4任意一項所述的參考電壓器件，其特征在于， 包括第一級參考電壓器件器件，包括第一耗盡型PMOS晶體管的柵極和源 極耦接，第一耗盡型PMOS晶體管的襯底和源極耦接，第一耗盡型PMOS晶 體管的漏極耦接低電平；第一增強型PMOS晶體管的柵極和漏極耦接，第一 增強型PMOS晶體管的村底和源極耦接，第一增強型PMOS晶體管的源極耦接高電平；第一耗盡型PMOS晶體管源極和第一增強型PMOS晶體管的漏極耦接第一級參考電壓器件的輸出端；NMOS晶體管的柵極耦接第一級參考電壓器件的輸出端，NMOS晶體管的漏極耦接高電平，NMOS晶體管的襯底和源極耦接第二增強PMOS晶體管的源極；增強型PMOS晶體管的襯底耦接高電平，第二增強型PMOS晶體管的漏極和第二耗盡型PMOS晶體管的源極耦接參考電壓器件的輸出端；第二耗盡型PMOS晶體管的柵極和漏極耦接低電平。
專利摘要本實用新型提供了一種參考電壓器件，包括耗盡型PMOS晶體管和增強型PMOS晶體管，其中，耗盡型PMOS晶體管和增強型PMOS晶體管同為表面導電溝道型晶體管，且耗盡型PMOS晶體管和增強型PMOS晶體管的導電溝道內的離子分布完全相同，且耗盡型PMOS晶體管的柵極為P型摻雜，增強型PMOS晶體管的柵極為N型摻雜，該參考電壓器件的閾值電壓不易隨溫度變化，穩定性好。
文檔編號G05F3/24GK201435021SQ20092014971
公開日2010年3月31日 申請日期2009年5月4日 優先權日2009年5月4日
發明者張美玲, 王燕萍, 胡林輝, 云 陸 申請人:Bcd半導體制造有限公司