失效分析系統的制作方法
【技術領域】
[0001]本發明涉及芯片失效分析技術領域，尤其涉及一種能夠廣泛適用于各種封裝結構的芯片進行失效分析的測試設備。
【背景技術】
[0002]—般來說，集成電路在研制、生產和使用過程中失效不可避免，隨著人們對產品質量和可靠性要求的不斷提高，失效分析工作也顯得越來越重要，通過芯片失效分析，可以幫助集成電路設計人員找到設計上的缺陷、工藝參數的不匹配或設計與操作中的不當等問題。失效分析的意義主要表現具體來說，失效分析的意義主要表現在以下幾個方面:失效分析是確定芯片失效機理的必要手段。失效分析為有效的故障診斷提供了必要的信息。失效分析為設計工程師不斷改進或者修復芯片的設計，使之與設計規范更加吻合提供必要的反饋信息。失效分析可以評估不同測試向量的有效性，為生產測試提供必要的補充，為驗證測試流程優化提供必要的信息基礎。失效分析主要步驟和內容芯片開封:去除1C封膠，同時保持芯片功能的完整無損，保持die，bond pads, bond wires乃至lead-frame不受損傷，為下一步芯片失效分析實驗做準備。SEM掃描電鏡/EDX成分分析:包括材料結構分析/缺陷觀察、元素組成常規微區分析、精確測量元器件尺寸等等。探針測試:以微探針快捷方便地獲取1C內部電信號。鐳射切割:以微激光束切斷線路或芯片上層特定區域。
[0003]在提高產品良率的過程中，產品工程師需要對問題產品進行電性及物理失效分析，從而對產品進行診斷。通過電性失效分析，往往可以找出缺陷在版圖上的位置，為明確缺陷的具體情況，需要進行物理失效分析，主要包括剝層、聚焦離子束、掃描電子顯微鏡(TEM)、VC定位技術和缺陷化學成分分析。電性失效分析是物理失效分析的前提，物理失效分析結果是電性失效分析的目的和佐證。在失效分析中，各個步驟工作配合應用，缺一不可。
[0004]為了確定物理失效分析和電性失效分析，需要對芯片的各個引腳進行連接測試，而在檢測行業中，往往會遇到各種尺寸和封裝類型的芯片，每種芯片在測試之前需要制作夾具，這是一項相當繁瑣的工作，因此有必要研發出一種能夠廣泛適用于各種封裝結構的芯片進行失效分析的測試設備。

【發明內容】

[0005]本發明的目的是提供一種能夠廣泛適用于各種封裝結構的芯片進行失效分析的測試設備。
[0006]為了實現上述目的，本發明提供的技術方案為:提供一種失效分析系統，包括:
[0007]測試夾具，所述測試夾具包括底板、載板及夾板，所述載板為分層結構，貫穿所述載板上表面、下表面設有均勻布置的垂直通孔，貫穿每層所述載板的兩相對側面設置有一層水平通孔，且所述垂直通孔與所述水平通孔交叉設置，所述垂直通孔內設有用于與被測芯片的引腳連接的連接件，所述連接件包括設于所述載板上表面的金屬薄片及連接于所述金屬薄片下的第一金屬探針，所述第一金屬探針套設有彈性部件，還包括穿插于所述水平通孔內的第二金屬探針，且所述彈性部件固定于所述垂直通孔之內壁處，被測芯片置于所述載板上表面時，所述夾板輕壓于所述被測芯片上，被測芯片的引腳壓于所述金屬薄片上，所述彈性部件一起被壓縮，且所述第二金屬探針從所述載板側面選擇地與所述第一金屬探針電性連接；
[0008]測試機臺，所述測試機可選擇地與所述第二金屬探針電性連接，并輸出測試信號。
[0009]所述金薄片微凸地設于所述載板上表面。
[0010]所述底板上還設有若干金屬柱，所述金屬柱與所述第二探針電性連接，且所述測試機臺可選擇地與任一根所述金屬柱電性連接。
[0011]所述金屬薄片與所述第一金屬探針為一體結構，且所述彈性部件為下端具有向所述垂直通孔內壁方向凸設的凸臺，且所述彈性部件為彈簧，且所述彈簧上端抵觸于所述金屬薄片的下端面，所述彈簧下端通過所述凸臺卡合于所述垂直通孔內壁處。
[0012]所述垂直通孔內設有電磁屏蔽層，并在所述垂直通孔內壁處涂覆有粗糙的絕緣層結構。
[0013]所述垂直通孔分為上、下兩段，且所述垂直通孔的上段內徑稍大于下段內徑，且下段與上段之間形成臺階結構，且所述彈簧上端抵觸于所述金屬薄片的下端面，所述彈簧下端卡合于所述臺階結構上。
[0014]所述垂直通孔為上大下小的圓臺狀結構，所述彈簧上端抵觸于所述金屬薄片的下端面，所述彈簧下端卡合于所述垂直通孔內壁處。
[0015]所述夾板包括夾板主體及可連接于所述夾板主體下部的固定板，所述固定板根據被測芯片的外形開設固定槽，且被測芯片嵌合于所述固定槽內，所述固定板與所述夾板主體螺紋連接固定。
[0016]還包括高倍攝像頭，所述高倍攝像頭設于所述夾板上方，且所述夾板主體及固定板均為高度透明結構，當所述夾板輕壓于所述被測芯片并將被測芯片的引腳壓于所述金屬薄片上時，可通過所述高倍攝像頭觀察被測芯片的引腳與所述金屬薄片的接觸是否良好。
[0017]所述金屬薄片刷有用于與被測芯片引腳良好接觸的錫膏層或導電銀漿層。
[0018]與現有技術相比，本發明失效分析系統，由于所述載板中，貫穿所述載板上表面及下表面設有均勻布置的垂直通孔，因此，當被測芯片放置于所述載板上時，無論是哪種封裝類型的芯片，均能夠將引腳置于所述垂直通孔上的所述金屬薄片上，所述金屬薄片由于和所述第一金屬探針電性連接，因此所述金屬薄片受壓時，所述第一金屬探針與所述第二金屬探針連接，而所述測試機臺只需將對應的所述第二金屬探針電性連接，則可以向被測芯片輸入測試信號。因此，本發明是一種能夠對不同的芯片進行測試的適用范圍極廣的測試設備，極大地縮短了測試設備的研發時間和降低設備的開發費用。
[0019]通過以下的描述并結合附圖，本發明將變得更加清晰，這些附圖用于解釋本發明的實施例。
【附圖說明】
[0020]圖1為本發明失效分析系統一個實施例的示意圖。
[0021]圖2為如圖1所示的失效分析系統的底板的一個實施例的結構示意圖。
[0022]圖3為如圖1所示的失效分析系統的載板的一個實施例上表面的結構示意圖。
[0023]圖4為如圖1所示的失效分析系統的載板的一個實施例側面的結構示意圖。
[0024]圖5為如圖1所示的失效分析系統的連接件的一個實施例的結構示意圖。
[0025]圖6為如圖1所示的失效分析系統的垂直通孔的一個實施例的截面結構的示意圖。
[0026]圖7為如圖1所示的失效分析系統的垂直通孔的另一個實施例的截面結構的示意圖。
【具體實施方式】
[0027]現在參考附圖描述本發明的實施例，附圖中類似的元件標號代表類似的元件。如上所述，如圖1-7所示，本發明實施例提供的失效分析系統100，包括:
[0028]測試夾具1，所述測試夾1具包括底板10、載板11及夾板12，所述載板11為分層結構，如圖3和4所示的實施例中，所述載板11為分六層結構，且任何一個側面都如圖4所示，貫穿所述載板11上表面、下表面設有均勻布置的垂直通孔110，貫穿每層所述載板11的兩相對側面設置有一層水平通孔110b，且所述垂直通孔110與所述水平通孔110b交叉設置，所述垂直通孔110內設有用于與被測芯片的引腳連接的連接件111，所述連接件111包括設于所述載板11上表面的金屬薄片1110及連接于所述金屬薄片1110下的第一金屬探針1111，所述第一金屬探針1111套設有彈性部件，還包括可穿插于所述水平通孔110b內的第二金屬探針(圖上未示)，且所述彈性部件固定于所述垂直通孔110內壁，被測芯片2置于所述載板11上表面時，所述夾板12輕壓于所述被測芯片2上，被測芯片2的引腳壓于所述金屬薄片1110上，所述彈性部件一起被壓縮，且所述第二金屬探針從所述載板11側面選擇地與所述第一金屬探針1111電性連接；在本實施例中，所述載板11設置的所述垂直通孔110及水平通孔110b均是一個陣列，該兩個陣列中垂直通孔110及水平通孔110b的大小及數量也是可以預先設置的，根據目前常見的芯片的引腳的結構和引腳之間的間距設置。需要說明的是，由于目前現有技術的芯片的封裝結構通常是:雙列直插式封裝(DIP)、小外形封裝(S0P)、小尺寸封裝(S0J)、四面引線扁平封裝(QFP)、球柵陣列(BGA)結構，以上各種封裝結構，無論何種封裝，基本上都可以分為將引腳設置成常見引腳狀，或者球柵陣列狀，只需確保將引腳與所述金屬薄片1110良好接觸即可，且如果當被測芯片2置于所述金屬薄片1110時，如果引腳太粗而所述金屬薄片的面積小于引腳接觸面時，可以將該被測芯片2的一個引腳同時接觸兩個相鄰的所述金屬薄片1110，此時，通常只需將兩個相鄰的所述金屬薄片1110中其中一個與所述測試機臺3電性連接即可，并不妨礙所述測試機臺3對被測芯片2輸出測試信號。此外，可以根據測試需要預制所述底板10及所述載板11。
[0029]測試機臺3，所述測試機3可選擇地與所述第二金屬探針電性連接，并輸出測試信號。所述測試機臺3輸出何種測試信號，通常是通過硬件描述語言verilog發開的芯片測試激勵。
[0030]需要說明的是，由于所述載板11為分層結構，且每層均設有相對側面均設有所述水平通孔110b，如圖4所示，該載板11分為六層，因此，當其中一個所述垂直通孔110上插有所述第一金屬探針1111時，最多能夠有二十四個孔供所述第二探針插入以和所述第一探針1111電性連接。而如果被測芯片2的引腳足夠多，六層結構的載板不夠用的情況下，還可以通過增加所述載板11的層數，以達到連接的目的。而普通情況下，所述第二金屬探