找到連接孔頂部開路的方法
【專利摘要】本發明公開了一種找到連接孔頂部開路的方法，包括：步驟1、芯片開封，去除絕緣層，暴露導電互連線。步驟2、粘附芯片于基板。步驟3、將芯片研磨至關注的連接孔層次。步驟4、電壓襯度分析，找出異常連接孔。步驟5、找出導致連接孔頂部開路的真正機理。采用本發明方法，能在不破壞頂部形貌的情況下，找到開路失效的位置。
【專利說明】找到連接孔頂部開路的方法
【技術領域】
[0001]本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種找到連接孔頂部開路的方法。
【背景技術】
[0002]在集成電路失效分析領域，電壓襯度像經常用于電路的失效分析定位。如圖1、2所示，其原理主要為當電子束(離子束)掃描過樣品表面時，會與表面產生非彈性碰撞，并放射出一些低能(<50eV)的二次電子。這些電子一般僅能離開表面30nm以內，利用偵測器前端外加幾百伏特的電壓將這些二次電子吸收，并成像。樣品表面的電位會影響二次點子的產率。電位越高放射二次電子量越少，電位越低放射量越多。利用此影像判斷連接線/連接孔(金屬線，硅柵，接觸孔，通孔)的開路或短路。
[0003]在進行接觸孔、通孔等連接孔開路失效分析過程中，大部分案例都是在連接孔底部發生開路，其失效分析方式比較簡單，就是通過研磨或者反應離子刻蝕，研磨至連接孔，然后采用電壓襯度像，找出失效位置并進行斷面分析。但是這種方式有個問題，就是對連接孔頂部的開路無能為力，因為研磨過程早已把頂部開路位置研磨掉，線索已經丟失。

【發明內容】

[0004]本發明所要解決的技術問題是提供一種找到連接孔頂部開路的技術解決方案，采用這種方法，可以在不破壞連接孔頂部形貌的情況下，找到開路失效位置。
[0005]為解決上述技術問題，本發明提供的一種找到連接孔頂部開路的方法，包括:
[0006]步驟1、芯片開封，去除絕緣層，暴露導電互連線。
[0007]步驟2、粘附芯片于基板。
[0008]步驟3、將芯片研磨至關注的連接孔層次。
[0009]步驟4、電壓襯度分析，找出異常連接孔。
[0010]步驟5、找出導致連接孔頂部開路的真正機理。
[0011]進一步的，步驟2中所述基板為導電材料。
[0012]進一步的，步驟2中所述的基板為銅膠基板或者硅基板。
[0013]進一步的，步驟2中所述基板面大小要比芯片面大。
[0014]進一步的,步驟2中所述的基板面大小為5cm*5cm。
[0015]進一步的，步驟3中所述的電壓襯度分析在聚焦離子束機臺中進行。
[0016]進一步的，步驟3中所述的電壓襯度分析在掃描電子顯微鏡機臺中進行。
[0017]進一步的，步驟5中所述的找出導致連接孔頂部開路的真正機理通過聚焦離子束斷面分析實現。
[0018]進一步的，步驟5中所述的找出導致連接孔頂部開路的真正機理通過投影電子顯微鏡成分分析實現。
[0019]進一步的，步驟2中所述的粘附用材料為導電物質。[0020]進一步的，步驟2中所述的粘附用材料為銀膠。
[0021]采用本發明的找到找到連接孔頂部開路的方法，可以在不破壞頂部形貌的情況下，找到開路失效的位置。
【專利附圖】

【附圖說明】
[0022]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0023]圖1是聚焦離子束主動式電壓襯度對比示意圖；
[0024]圖2是投影電子顯微鏡主動式電壓襯度對比示意圖；
[0025]圖3是本發明找到連接孔頂部開路的方法流程圖；
[0026]圖4是本發明制樣結果示意圖；
[0027]圖5是本發明制樣完成結果示意圖；
[0028]圖6a是本發明基板接地不意圖；
[0029]圖6b是本發明電壓襯度結果示意圖。
【具體實施方式】
[0030]為使貴審查員對本發明的目的、特征及功效能夠有更進一步的了解與認識，以下配合附圖詳述如后。
[0031]如圖3所示，本發明找到連接孔頂部開路的方法，包括:
[0032]步驟1、芯片開封；具體為去除絕緣層，暴露出金屬線以及焊盤等導電互連線。另夕卜，可以選取一個好的樣品，作為后續參考。
[0033]步驟2、粘附芯片于基板，具體為粘附用材料需采用導電物質，比如銀膠，把芯片固定在基板或者載片上，芯片有電路的一面與基板粘結在一起。芯片正面朝下，方便研磨。基板或者載片必須為導電材料，比如銅膠或者硅基板。基板面大小要比芯片面大，可設計成5cm*5cm大小,或者稍大，以方便手動研磨；如圖4所示。
[0034]步驟3、將芯片研磨至關注的連接孔層次，具體為對粘附在基板上的芯片進行研磨，磨掉芯片襯底，直到研磨至關注的連接孔層次；如圖5所示。
[0035]步驟4、電壓襯度分析，具體為把芯片基板接地，如圖6a所示；然后將芯片放入聚焦離子束機臺或投影電子顯微鏡機臺，通過電壓襯度分析，找出與同類型連接孔的不同點或者直接與好的樣品進行比較，找出異常點。如圖6b中A所示。
[0036]步驟5、找出導致連接孔頂部開路的真正機理，具體為進行FIB(聚焦離子束)斷面分析，或者TEM (投射電子顯微鏡)成分分析，找出導致連接孔頂部開路的真正機理。
[0037]以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【權利要求】
1.一種找到連接孔頂部開路的方法，包括: 步驟1、芯片開封，去除絕緣層，暴露導電互連線； 步驟2、粘附芯片于基板； 步驟3、將芯片研磨至關注的連接孔層次； 步驟4、電壓襯度分析，找出異常連接孔； 步驟5、找出導致連接孔頂部開路的真正機理。
2.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述基板為導電材料。
3.如權利要求2所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述的基板為銅膠基板或者娃基板。
4.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述基板面大小要比芯片面大。
5.如權利要求4所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述的基板面大小為5cm*5cm。
6.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟3中所述的電壓襯度分析在聚焦離子束機臺中進行。
7.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟3中所述的電壓襯度分析在掃描電子顯微鏡機臺中進行。
8.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟5中所述的找出導致連接孔頂部開路的真正機理通過聚焦離子束斷面分析實現。
9.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟5中所述的找出導致連接孔頂部開路的真正機理通過投影電子顯微鏡成分分析實現。
10.如權利要求1所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述的粘附用材料為導電物質。
11.如權利要求10所述的找到連接孔頂部開路的方法，其特征在于:步驟2中所述的粘附用材料為銀膠。
【文檔編號】G01R31/02GK103576039SQ201210251892
【公開日】2014年2月12日 申請日期:2012年7月20日 優先權日:2012年7月20日
【發明者】馬香柏, 曾志敏 申請人:上海華虹Nec電子有限公司