去噪方法、去噪裝置、柵極驅動電路和顯示裝置的制造方法
【技術領域】
[0001] 本發明設及顯示技術領域，尤其設及一種去噪方法、去噪裝置、柵極驅動電路和顯 示裝置。
【背景技術】
[0002] 現有的移位寄存器單元包括去噪晶體管，在去噪階段所述去噪晶體管對柵極驅動 信號輸出端和上拉節點進行去噪，去噪晶體管的柵極接入下拉節點，所述下拉節點的電位 一般由高電平直流電源或時鐘信號輸入端保持。現有的移位寄存器單元在工作時，高電平 直流電源輸出的電壓值或時鐘信號輸入端的高電平值是不變的，然而隨著移位寄存器單元 工作時間的增長，去噪晶體管受到應力后闊值電壓會產生漂移，即使當下拉節點的電位由 時鐘信號輸入端保持從而去噪晶體管受到應力的時間降低為50%，去噪晶體管也會產生由 于柵源電壓不再大于闊值電壓而導致的不能開啟的問題。
[0003] 圖IA是現有的一種移位寄存器單元的電路圖，在圖IA中，在復位階段和輸出截止 保持階段，下拉節點PD(第一去噪晶體管巧的柵極和第二去噪晶體管T6的柵極都與PD連接） 接入的信號與反相時鐘信號CL邸'相同。圖IB是現有的另一種移位寄存器單元的電路圖，在 圖IB中，去噪晶體管也是T6,在復位階段和輸出截止保持階段，下拉節點PD(第一去噪晶體 管巧的柵極和第二去噪晶體管T6的柵極都與PD連接)接入的信號與高電平VDD相同。在圖IA 和圖IB中，INPUT標示輸入端，RESET標示復位端，PU標示上拉節點，PD_CN標示下拉控制節 點，OUT標示柵極驅動信號輸出端，VSS標示低電平，化K標示正相時鐘信號，Tl標示輸入晶體 管，T2標示第一復位晶體管，T3標示上拉晶體管，W標示第二復位晶體管，17標示第一下拉 節點控制晶體管，T8標示第二下拉節點控制晶體管，T9標示第一下拉控制節點控制晶體管， TlO標示第二下拉控制節點控制晶體管。

【發明內容】

[0004] 本發明的主要目的在于提供一種去噪方法、去噪裝置、柵極驅動電路和顯示裝置， 解決現有技術中隨著移位寄存器單元工作時間的增加去噪晶體管的闊值電壓一直增大而 導致去噪晶體管不再導通的問題。
[0005] 為了達到上述目的，本發明提供了一種移位寄存器單元的去噪方法，所述移位寄 存器單元包括去噪晶體管，所述去噪方法包括：
[0006] 從移位寄存器單元開啟后開始計時，得到移位寄存器單元的工作時間；
[0007] 根據該移位寄存器單元的工作時間、去噪晶體管的柵極電壓和去噪晶體管的初始 闊值電壓得到去噪晶體管的當前闊值電壓；
[0008] 根據該當前闊值電壓調節去噪晶體管在去噪階段的柵極電壓，W控制在去噪階段 所述去噪晶體管能夠開啟。
[0009] 實施時，所述根據該移位寄存器單元的工作時間、去噪晶體管的柵極電壓和去噪 晶體管的初始闊值電壓得到去噪晶體管的當前闊值電壓步驟包括：
[0010]根據W下公式得到去噪晶體管的當前闊值電壓Vt:
[001^ 在上式中，Vto是初始闊值電壓，t是移位寄存器單元的工作時間，Vgs是去噪晶體管 的柵源電壓，f為第一系數，T為第二系數，0為第=系數，DC為所述去噪晶體管的柵極接入的 信號的占空比；
[0013] 第一系數f是用于制作所述去噪晶體管的器件的材料工藝系數；
[0014] 第二系數T、第=系數0是根據所述去噪晶體管的闊值偏移特性預先擬合得到。
[0015] 實施時，所述去噪晶體管的柵極與下拉節點連接，所述去噪晶體管的源極接入第 一電壓;所述第一電壓的電壓值固定；
[0016] 在去噪階段，所述下拉節點的電位為第二電壓；
[0017] 所述根據該當前闊值電壓調節去噪晶體管在去噪階段的柵極電壓，W控制在去噪 階段所述去噪晶體管能夠開啟步驟包括：
[0018] 根據所述當前闊值電壓調節所述第二電壓，W控制在去噪階段所述去噪晶體管能 夠開啟。
[0019 ]本發明還提供了一種移位寄存器單元的去噪裝置，包括：
[0020] 計時模塊，用于從移位寄存器單元開啟后開始計時，得到移位寄存器單元的工作 時間；
[0021] 闊值電壓計算模塊，與所述計時模塊連接，用于根據該移位寄存器單元的工作時 間、去噪晶體管的柵極電壓和去噪晶體管的初始闊值電壓得到去噪晶體管的當前闊值電 壓；
[0022] 柵極電壓生成模塊，與所述闊值電壓計算模塊連接，用于根據該當前闊值電壓調 節去噪晶體管在去噪階段的柵極電壓，W控制在去噪階段所述去噪晶體管能夠開啟。
[0023] 實施時，本發明所述的移位寄存器單元的去噪裝置還包括存儲模塊；
[0024] 所述闊值電壓計算模塊通過所述存儲模塊與所述計時模塊連接；
[0025] 所述存儲模塊用于存儲所述移位寄存器單元的工作時間。
[0026] 實施時，所述闊值電壓計算模塊具體用于根據W下公式得到去噪晶體管的當前闊 值電壓Vt:
[002引在上式中，Vto是初始闊值電壓，t是移位寄存器單元的工作時間，Vgs是去噪晶體管 的柵源電壓，f為第一系數，T為第二系數，0為第=系數，DC為所述去噪晶體管的柵極接入的 信號的占空比；
[0029] 第一系數f是用于制作所述去噪晶體管的器件的材料工藝系數；
[0030] 第二系數T和第=系數0是根據所述去噪晶體管的闊值偏移特性預先擬合得到。
[0031] 實施時，所述去噪晶體管的柵極與下拉節點連接，所述去噪晶體管的源極接入第 一電壓;所述第一電壓的電壓值固定；
[0032] 在去噪階段，所述下拉節點的電位為第二電壓；
[0033] 所述柵極電壓生成模塊具體用于根據所述當前闊值電壓調節所述第二電壓，W控 制在去噪階段所述去噪晶體管能夠開啟。
[0034] 本發明還提供了一種柵極驅動電路，包括多級移位寄存器單元和上述的移位寄存 器單元的去噪裝置；
[0035] 所述去噪裝置用于對所述移位寄存器單元去噪。
[0036] 本發明還提供了一種顯示裝置，包括上述的柵極驅動電路。
[0037] 與現有技術相比，本發明所述的去噪方法、去噪裝置、柵極驅動電路和顯示裝置根 據計時得到的移位寄存器單元的工作時間、去噪晶體管的柵源電壓得到去噪晶體管的當前 闊值電壓，從而可W根據不斷增大的去噪晶體管的闊值電壓調節去噪晶體管的柵極電壓， W使得在去噪階段即使是去噪晶體管的闊值電壓增大，去噪晶體管也可W開啟工作，從而 延長了移位寄存器單元的壽命。
【附圖說明】
[0038] 圖IA是現有的一種移位寄存器單元的電路圖；
[0039] 圖IB是現有的另一種移位寄存器單元的電路圖。
[0040] 圖2是本發明實施例所述的移位寄存器單元的去噪方法的流程圖；
[0041] 圖3是本發明實施例所述的移位寄存器單元的去噪裝置的結構框圖；
[0042] 圖4是本發明另一實施例所述的移位寄存器單元的去噪裝置的結構框圖；
[0043] 圖5是本發明又一實施例所述的移位寄存器單元的去噪裝置的結構框圖。
【具體實施方式】
[0044] 下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于 本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他 實施例，都屬于本發明保護的范圍。
[0045] 如圖2所示，本發明實施例所述的移位寄存器單元的去噪方法，包括：
[0046] SI:移位寄存器單元開啟后開始計時，得到移位寄存器單元的工作時間；
[0047] S2:根據該移位寄存器單元的工作時間、去噪晶體管的柵極電壓和去噪晶體管的 初始闊值電壓得到去噪晶體管的當前闊值電壓；
[0048] S3:根據該當前闊值電壓調節去噪晶體管在去噪階段的柵極電壓，W控制在去噪 階段所述去噪晶體管能夠開啟。
[0049] 所述去噪晶體管包含于所述移位寄存器單元。
[0050] 本發明實施例所述的移位寄存器單元的去噪方法根據計時得到的移位寄存器單 元的工作時間、去噪晶體管的柵源電壓得到去噪晶體管的當前闊值電壓，從而可W根據不 斷增大的去噪晶體管的闊值電壓調節去噪晶體管的柵極電壓，W使得在去噪階段即使是去 噪晶體管的闊值電壓增大，去噪晶體管也可W開啟工作，從而延長了移位寄存器單元的壽 命。
[0051] 具體的，所述根據該移位寄存器單元的工作時間、去噪晶體管的柵極電壓和去噪 晶體管的初始闊值電壓得到去噪晶體管的當前闊值電壓步驟包括：
[0052] 根據W下公式得到去噪晶體管的當前闊值電壓Vt:
[0054] 在上式中，Vto是初始闊值電壓，t是移位寄存器單元的工作時間，Vgs是去噪晶體管 的柵源電壓，f為第一系數，T為第二系數，0為第=系數，DC為所述去噪晶體管的柵極接入的 信號的占空比；
[0055] 第一系數f是用于制作所述去噪晶體管的器件的材料工藝系數；
[0056] 第二系數T、第=系數0是根據所述去噪晶體管的闊值偏移特性預先擬合得到。
[0057] 由上式可知，當確定了去噪晶體管的類型及參數之后，第一系數f、第二系數T和第 =系數e是固定的，實時檢測移位寄存器單元的工作時間tW及去噪晶體管的實時柵源電 壓，可W測得去噪晶體管的闊值電壓的漂移速度。
[005引在本發明所述的移位寄存器單元的去噪方法的一具體實施例中，所述去噪晶體管 的柵極