專利名稱：有源矩陣顯示板的制作方法
技術領域：
本發明涉及一種使用薄膜晶體管(TETs)的有源矩陣顯示板。


圖12示出了一個常規的有源矩陣顯示板。在有源矩陣顯示板12001中，正如已公開的、未經審查的日本專利申請1-289917中所公開的那樣，一個源線驅動電路12002、一個門線驅動電路12003和一個象素矩陣12004被制作在同個基片上。
源線驅動電路12002具有一個移位寄存器12005和一個由TFTs構成的采樣保持電路12006并且通過一根源線12007與象素矩陣12004相連接。
門線驅動電路12003具有一個移位寄存器12008和一個緩沖電路12009并且通過一根門線12010與象素矩陣12004相連接。
在象素矩陣12004中，象素12012形成在源線12007和門線12010交會處并且具有一個TFT12013和一個液晶元件12014。
圖13示出了一個存儲在記憶裝置設備中，例如隨機存取存儲器(RAM)中的處理圖象數據的系統，其隨機存取存儲器(RAM)是由微處理機用軟件來操作的。這個系統具有一個液晶顯示裝置13001、一個數字信號/模擬信號轉換電路(D/A轉換電路)13002、一個圖象數據記憶裝置13003、一個包括一臺微機(未示出)的圖象處理系統13004、一個數據總線13005和一個地址總線13006。數字13007表示一個記憶裝置控制信號，數字13008表示一個用于液晶顯示裝置13001和D/A轉換電路13002的控制信號。
以下描述有關操作。圖象處理的內容用C語言或其他語言編程，而后在系統13004中進行編譯。按照該象處理，在數據總線13005上讀出存儲在記憶裝置13003中的圖象數據，而后由系統13004完成數據處理。經過DA轉換電路13002將經過處理的圖象數據存儲在記憶裝置13003中或顯示在液晶顯示裝置13001上。因此，液晶顯示裝置13001僅具有用于顯示圖象數據的功能。
在常規的有源矩陣顯示板中存在以下問題。
(1)阻礙顯示裝置和系統的微型化。
在常規上，如圖12所示，由于有源矩陣顯示板僅有一個用于驅動象素矩陣中的每個象素的電路，所以，為了利用顯示電路，該象素電路，特別是圖象處理系統，要從該有源矩陣顯示板的外部來完成。近來，由于圖象數據增加以及數據處理的復雜化，在外部進行處理的過程增加了，結果，數據處理量超過了微處理單元(MPU)的處理能力。因此，為了減少MPU的數據處理量，將一個專用的外部處理單元加到一個半導體集成電路中。然而，這增加了具有圖象處理作用的圖象顯示裝置的零件的數量并且阻礙系統的微型化。
(2)在顯示板上存在未被使用的區域。
因為常規的有源矩陣顯示板包括若干象素驅動電路、門線和源線，在顯示板上存在未被使用的區域。如果在將一個外部零件設置在該區域，那么就可以通過有效地利用實際空間完成顯示系統的微型化。
(3)阻礙用于完成圖象處理的系統的高速運行。
為了控制象素，必須在系統中，而不是在顯示板中，操縱MPU。然而，因為圖象處理技術一年比一年復雜，因此軟件變得復雜并且數量增加，而且MPU的數據處理時間和進出記憶裝置的取數時間也增加。這是由于MPU要確保數據總線訪問記憶裝置。為了解決這個問題，利用專用的軟件完成并行處理是非常有效的。然而，這樣一來零部件的數量增加了。因此，要減少零部件的數量。這時，系統就不能高速運行，結果，MPU的處理時間就進一步增加。
本發明的目的是解決以上問題并提供一種具有很高的運行速度同時又微型化的有源矩陣顯示板。
根據本發明，所提供了的有源矩陣顯示板包括一個第一透明基底、一個被設置在與第一透明基底相對一面的第二透明基底和一個被設置在第一和第二透明基底之間的液晶材料，其中，第一透明基底包括一系列門線，一系列源線，一系列形成在所述門線和源線交會處形成的象素薄膜晶體管，由第一薄膜晶體管構成并與門線相連接的一個門線驅動電路，由第二薄膜晶體管構成并與源線相連接的源線驅動電路和由第三薄膜晶體管構成用于處理加到源線上的信號的一個處理電路。
所述處理電路至少具有以下單元之一(1)一種標準時鐘脈沖發生器電路，該電路是由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成的；(2)一種記數器電路，該電路是由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成的；(3)一種除法器電路，該電路由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成；(4)一種用于將信號由外部傳送到所述有源矩陣顯示板的傳送單元電路，該電路由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成；(5)一種用于將信號由所述有源矩陣顯示板傳送到外部的傳送單元電路，該電路由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成；(6)一種用于將信號由所述有源矩陣顯示板傳送到外部并且信號由所述外部傳送到所述有源矩陣顯示板的傳送單元電路，該電路由用硅膜形成的P型、N型或互補型MOS晶體管或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成。
在本發明的以上結構中，在讀出控制條件下從一系列用于存儲圖像數據的記憶裝置中讀出圖像數據而后加以處理，結果，經過處理的圖象數據被傳送給象素，以便在象素上顯示圖象數據。也就是說，在有源矩陣顯示板中，象素被驅動，并且進一步可以完成處理，信號由有源矩陣顯示板向外部的轉移以及完成對記憶裝置的控制。
因此，無需MPU的運行，可以直接使用一系列記憶裝置處理圖象數據并且在象素矩陣上加以顯示，并且用于數據處理的零部件的數量可以減少。
圖1示出了本發明的一個有源矩陣顯示板實施例；圖2示出了該實施例的一個顯示系統；
圖3示出了一個掩膜加工算法的幾個步驟；圖4A和4B示出了一些圖象數據的例子；圖5示出了為了掩膜加工面對數據加權的算法的幾個步驟；圖6示出了進行掩膜加工的象素范圍；圖7示出了另一個實施例的顯示系統；圖8和9示出了一個雙向緩沖器；圖10示出了對于顯示區域的一部分進行掩膜處理的一個例子；圖11示出了另一個實施例的一個有源矩陣顯示板；圖12示出了一個常規的有源矩陣顯示板；圖13示出了一個常規的數據處理系統。在該實施例中，對一種用于掩膜加工(降低圖象噪聲)的方法按實際的圖象處理過程進行說明。掩膜加工需要修正圖象，特別是當圖象數據是由圖象讀出裝置(例如手持式掃描儀)產生的情況下為了消除孤立點噪聲，這種掩膜加工是必須的。
圖1示出了實施例1的一個有源矩陣顯示板，以下這些電路形成在同一塊透明基底上。
在有源矩陣顯示板1001中，具有若干條N-線的源線1002和具有若干條M-線的門線1003被按照矩陣形式設置，象素1004分別被連接到源線1002和門線1003的交會點上。因此，由于象素1004通過將N-象素在水平方向(X方向)布置而將M-象素在垂直方向(Y方向)布置被設置成NxM矩陣；所以象素1004之中一個所需要的信號就可以通過指定地址A(x，y)來確定。
源線1002通過采樣保持電路1005被連接到源驅動器電路1024上。門線1003被連接到門驅動器電路1023的輸出端。時鐘線1006和啟動線1007被連接到門驅動器電路1023的輸入端。視頻信號線1008被連接到采樣保持電路1005的輸入端，時鐘信號線1009和啟動線1010被連接到源驅動電路1024上。門驅動電路1023和源驅動電路1024是利用P-型、N-型或互補型MOS薄膜晶體管(TFT)或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成的。
在有源矩陣顯示板1001中，還設置了一個用于指定打算進行掩膜加工的象素1004的地址的電路。通過一個標準時鐘脈沖線1026，標準時鐘脈沖發生電路1025的輸出端被連接到用于計算X座標值的X座標計數器電路1011，一個用于計算y座標值的y座標計數器電路1012和一個用于產生時鐘信號以便控制對外部記憶裝置(未示出)的讀和寫的記憶裝置控制電路1013上。計數器電路1011和1012的輸出被順序地連接到一個與地址保持電路1016，地址緩沖器1018和地址總線1019相連接的座標轉換電路1015上并輸出信號給一個外部控制部分(未示出)。記憶裝置控制電路1013的輸出端通過時鐘緩沖器1027借助平均啟動信號線1028上的一個信號被連接到有源矩陣顯示板1001外部控制部分上。計數器電路1011和1012，記憶裝置控制電路1013，座標轉換電路1015和地址保持電路1016是利用P-型，N-型，或互補型MOS TFT或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管構成的。
在有源矩陣顯示板1001中，還進一步設置了一個用于完成圖像處理的數據處理電路1014。一個可以讀寫數據的輸入輸出控制電路1017，一條輸入輸出選擇信號線1020，雙向緩沖器1021和數據總線1022順序地被連接到數據處理電路1014上，并且每一個單元都可以輸入輸出信號(數據)。數據總線1022被連接到有源矩陣顯示板1001外部的外部控制部分。數據處理電路1014和輸入輸出控制電路1017是通過使用P-型、N-型或互補型MOS TFT或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似結構的薄膜二極管形成的。
圖2示出了一個顯示系統。用于存儲圖像數據的記憶裝置2001和用于控制上述整個系統的微處理單元(MPU)2002被設置在有源矩陣顯示板1001的外部。借助于地址總線1019將有源矩陣顯示板1001和MPU 2002的輸出端連接到記憶裝置2001上。借助于數據總線1022，有源矩陣顯示板1001的雙向緩沖器1021，記憶裝置2001和MPU 2001還可以輸入和輸出信號(數據)。數據總線1022被連接到D/A轉換器2003上。D/A轉換器2003通過視頻信號線1008連接到有源矩陣顯示板1001上。借助于記憶裝置控制線2004將有源矩陣顯示板1001連接到記憶裝置2001和MPU2002上。還借助控制信號線2005將有源矩陣顯示板1001連接到MPU 2002上。
圖8和9示出了雙向緩沖器的一些例子。在圖8中，輸出插頭8001被連接到一個將一個P型晶體管8002的漏極與一個N型晶體管8003的源極相連的連接端點上。P型晶體管8002的門極被連接到NAND電路8004的輸出端，而N型晶體管8003的門極被連接到NOR電路8005的輸出端。NAND電路8004的輸入端之一被連接到一個輸入插頭8009上，而NAND電路8004的另一個輸入端被連接到一個倒相電路8006上。此外，NOR電路8005的輸入端之一被連接到輸入插頭8009上，而NOR電路8005的另一個輸入端被連接到倒相電路8007上。倒相電路8007的輸出端被連接到倒相電路8006上。一個輸出狀態控制插頭8008被連接到倒相電路8007上。
在圖9中，雙向插頭9001被連接到三態緩沖器9002的一個輸出端和輸入緩沖器9003的一個輸入端上。三態緩沖器9002被連接到一個輸入插頭9004和一個輸入輸出選擇插頭9005上。輸入緩沖器9003被連接到一個輸入插頭9006上。
在掩膜加工過程中，當平均啟動信號線1028上的信號是H(高)電平，即與標準時鐘脈沖發生電路1025產生的時鐘信號同步時，X-和Y-座標計數電路1011和1012順序地由座標(2，2)數到座標(X，Y)。
當平均啟動信號線1028上的信號是L(低)電平時，X-和Y-座標計數電路1011和1012終止座標計數，結果確定了座標(X，Y)。在座標轉換電路1015中，象素1004的地A(x，y)是根據座標(X，Y)確定的。于是，在象素1004中地址A(x，y)的圖象數據D(x，y)受到掩膜加工。
圖3示出了用于掩膜加工的算法的步驟。由座標轉換電路1015確定的地址A(x，y)被存儲在地址保持電路1016中并同時通過地址緩沖器1018和地址總線1019輸出給記憶裝置2001。由MPU 2002從記憶裝置2001讀出圖象數據D(x，y)并輸出給數據處理電路1014。關于圖象數據，使用灰度數據。
在圖4A中，在象素1004中在地址A(x，y)周圍產生8個地址A(x－1，y－1)，A(x，y－1)，A(x＋1，y－1)，A(x－1，y)，A(x＋1，y)，A(x－1，y＋1)，A(x，y＋1)和A(x＋1，y＋1)。因此，在圖4B中，從記憶裝置2001中順序讀出對應于這些地址A(x，y)的圖象數據D(x－1，y－1)，D(x，y－1)，D(x＋1，y－1)，D(x－1，y)，D(x＋1，y)，D(x－1，y＋1)，D(x，y－1)和D(x＋1，y＋1)并輸出給數據處理電路1014。在數據處理電路1014中，將這些圖象數據D(x，y)順序地相加。相加的結果除以對應于圖象數據D總數的g，得到地址A(x，y)的平均圖象數據D′(x，y)。
當從記憶裝置控制電路1013經由地址緩沖器1018和地址總線1019輸入一個寫信號給記憶裝置2001時，地址A(x，y)從地址保持電路1016被輸入給記憶裝置2001并加以存儲。同時，經由數據總線1022將平均圖象數據D′(x，y)從數據總線1014輸入給記憶裝置2001并加以存儲。
如圖6中所示，相應于地址A(2，2)至A(N－1，M－1)對于象素1004完成以上處理，以便對整個圖象進行掩膜加工。
為了完成圖3的算法，將記憶裝置控制電路1013設定為讀狀態并且可以由輸入輸出控制電路1017改變雙向緩沖器1021的輸入和輸出。
按照這種算法，圖象數據D(x，y)被簡單地平均。然而，可以對圖象數據D(x，y)加權。圖5示出了一個用于對圖象數據D(x，y)加權以增強平均圖象數據D′(x，y)的算法。
由座標轉換電路1015確定的地址A(x，y)被存儲在地址保持電路1016中并同時經過地址緩沖器1018和地址總線1019輸出給記憶裝置2001。圖象數據D(x，y)由MPU 2002從記憶裝置2001中讀出并輸出給數據處理電路1014。在數據處理電路1014中，通過將圖象數據D(x，y)乘以對應于在后面將要相加的圖象數據D(x，y)的總數的8得到加權的圖象數據D(x，y)。
在圖4A中，在象素1004中在地址A(x，y)周圍產生8個地址A(x－1，y－1)，A(x，y－1)，A(x＋1，y－1)，A(x－1，y)，A(x＋1，y)，A(x－1，y＋1)，A(x，y＋1)和A(x＋1，y＋1)。因此，在圖4B中，從記憶裝置2001中順序讀出對應于這些地址A(x，y)的圖象數據D(x－1，y－1)，D(x，y－1)，D(x＋1，y－1)，D(x－1，y)，D(x＋1，y)，D(x－1，y＋1)，D(x，y＋1)和D(x＋1，y＋1)并輸出給數據處理電路1014。在數據處理電路1014中，將這些圖象數據D(x，y)順序地相加至加權圖象數據D(x，y)。這個結果除以16，得到地址A(x，y)的平均圖象數據D′(x，y)。在實施例1中，在有源矩陣顯示板1001中只設置了一個外部記憶裝置。在這種情況下，由于原始的圖象數據被改寫，所以掩膜加工的結果就不能被確認。因此，在實施例2中，在有源矩陣顯示板1001外部設置了兩個外部記憶裝置，結果掩膜加工前后的圖象數據都被存儲。
圖7示出了實施例2的一個顯示系統。有源矩陣顯示板的結構與實施例1相同。在有源矩陣顯示板的外部設置了用于存儲圖象數據的兩個記憶裝置7001和7002以及一個用于控制整個系統的MPU7003。有源矩陣顯示板1001和MPU7003的輸出端通過地址總線1019連接到記憶裝置7001和7002上。通過數據總線1022將有源矩陣顯示板1001、記憶裝置7001和7002以及MPU7003彼此相連，以便輸入輸出信號(數據)。數據總線1022通過視頻信號線1008被連接到與有源矩陣顯示板1001相連的一個D/A轉換器7004上。記憶裝置控制線7005與有源矩陣顯示板1001、記憶裝置7001和7002以及MPU7003彼此相連。通過控制信號線7006將有源矩陣顯示板1001連接到MPU7003上。
在掩膜加工過程中，使用圖3或5的算法。存儲在記憶裝置7001中的圖象數據受到掩膜加工，并且而后將經過掩膜加工的圖象數據存儲在記憶裝置7002中。在實施例1和2中，敘述了對于整個圖象進行掩膜加工的例子。在實施例3中，為了進一步縮短處理時間，對于不必進行掩膜處理的區域不進行掩膜加工。
圖11示出了該實施例的一個有源矩陣顯示板。有源矩陣顯示板的結構除去用于指定象素地址的電路之外與圖1所示結構相同。在圖11中，x方向掩膜加工起始/終止信號線11001、Y方向掩膜加工起始/終止信號線11002和掩膜加工啟動信號線11003被連接到一個減法電路11004上。減法電路11004的輸出端被到X和Y座標計數電路1011和1012以及座標轉換電路1015上。減法電路11004和座標值發生電路11005是由P型，N型或互補型MOS TFT或MIM(金屬-絕緣體金屬)、NIN、PIP、PIN、NIP或類似類型的薄膜二極管形成的。
類似實施例1，有源矩陣顯示板具有NxM個象素(N是x方向的象素數，而M是Y方向象素數)。在下列符號i、j，k和l中，設定關系1＜i、k＜N、l＜j以及l＜M。
在掩膜加工過程中，將掩膜加工啟動信號由掩膜加工信號線11003輸入給減法電路11004。將經過掩膜加工的起始座標(i，j)和終止座標(k，l)從X和Y方向掩膜加工起始/終止信號線11001和11002輸入給減法電路11004。在減法電路11004中，計算出x方向計數器最終結果值(p＝k－l＋1)和Y方向計數器最終結果值(q＝l－j＋1)，結果利用p值重新設定X座標計數電路1011的計數值和利用q值重新設定Y座標計數電路1012的計數值，從而完成控制作用。因此，X座標計數電路1011是p編碼(包括二進位，十進位或類似進位)計數電路，而Y座標計數電路1012是q編碼(包括二進位，十進位或類似進位)計數電路。
在座標發生電路11005中，計算地址(i＋X座標計數值，j＋Y座標計數值)，以便發生表示待進行掩膜加工的區域的地址A(x，y)。執行實施例1的算法是針對相應于所發生的地址A(x，y)，結果，在象素1004中只對圖10的區域進行掩膜加工。
在該實施例中，為了在掩膜加工前后存儲圖象數據，如實施例2所示，可以設置兩個或多個記憶裝置。
如上所述，在由TFTs或類似器件構成的有源矩陣顯示板中，利用本發明可以在同一塊基片上用TFTs或類似器件形成具有諸如數據處理這樣的邏輯功能的電路。因此，無需增加MPU的處理時間就可以高速地進行諸如消除噪聲這樣的圖象處理。此外，還可以實現系統的微型化。
權利要求
1.一種有源矩陣顯示板，該顯示板包括一個第一透明基片；一個與第一透明基片相對設置的第二透明基片；一種設置在第一透明基片和第二透明基片之間的液晶材料；在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在所述門線和所述源線的交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管形成的并與門線相連接的門線驅動電路，一個由第二種薄膜晶體管形成的并與源線相連接的源線驅動電路以及一個由第三種薄膜晶體管形成的，用于處理加到源線上的信號的處理電路。
2.根據權利要求1所述的顯示板，其特征在于第一種、第二種和第三種薄膜晶體管屬于互補型、P型的和N型之中的一種類型。
3.一種有源矩陣顯示板，該顯示板包括一個第一透明基片；一個與第一透明基片相對設置的第二透明基片；一種設置在第一種和第二種透明基片之間的液晶材料，在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管形成的并與門線相連接的門線驅動電路，一個由第二種薄膜晶體管形成的并與源線相連接的源線驅動電路，一個由第三種薄膜晶體管形成的，用于處理加到源線上的信號的處理電路，在其中，該處理電路包括一個標準時鐘脈沖發生器電路。
4.根據權利要求3所述的顯示板，其特征在于第一種、第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
5.一種有源矩陣顯示板，該顯示板包括一個第一透明基片；一個與第一透明基片相對設置的第二透明基片；一種設置在第一和第二透明基片之間的液晶材料，在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管形成的并與門線相連接的門線驅動電路，一個由第二種薄膜晶體管形成的并與源線相連接的源線驅動電路，以及一個由第三種薄膜晶體管形成的，用于處理加到源線上的信號的處理電路，在其中，該處理電路包括一個計數器電路。
6.根據權利要求5所述的顯示板，其特征在于第一種，第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
7.一種有源矩陣顯示板，該顯示板包括一個第一透明基片；一個與第一透明基片相對設置的第二透明基片；一種設置在第一和第二透明基片之間的液晶材料，在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管形成的并與門線相連接的門線驅動電路，一個由第二種薄膜晶體管形成的并與源線相連接的源線驅動電路，以及一個由第三種薄膜晶體管形成的，用于處理加到源線上的信號的處理電路，在其中，該處理電路包括一個驅動電路。
8.根據權利要求7所述的顯示板，其特征在于第一種，第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
9.一種有源矩陣顯示板，該顯示板包括一個第一透明基片；一個與第一透明基片相對設置的第二透明基片；一種設置在第一和第二透明基片之間的液晶材料；在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管形成的并與門線相連接的門線驅動電路，一個由第二種薄膜晶體管形成的并與源線相連接的源線驅動電路，以及一個由第三種薄膜晶體管形成的，用于處理加到源線上的信號的處理電路，在其中，該處理電路包括一個用于接收來自外部的信號的電路。
10.根據權利要求9所述的顯示板，其特征在于第一種、第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
11.一種有源矩陣顯示板，該顯示板包括一個第一透明基片，一個與第一透明基片相對設置的第二透明基片，一種設置在第一和第二透明基片之間的液晶材料，在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管構成的并且與門線相連接的門線驅動電路，一個由第二種薄膜晶體管構成的并且與源線相連接的源線驅動電路，以及一個由第三種薄膜晶體管構成的，用于處理加到源線上的信號的處理電路，其中，該處理電路包括一個用于將信號傳輸給外部的電路。
12.根據權利要求11所述的顯示板，其特征在于第一種、第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
13.一種有源矩陣顯示板，該顯示板包括一個第一透明基片，一個與第一透明基片相對設置的第二透明基片，一種設置在第一和第二透明基片之間的液晶材料，在其中，第一透明基片包括一系列門線，一系列源線，一系列形成在門線和源線交會點上的象素薄膜晶體管，一個由第一種薄膜晶體管構成成的并且與門線相連接的門線驅動電路，一個由第二種薄膜晶體管構成的并且與源線相連接的源線驅動電路，以及一個由第三種薄膜晶體管構成的，用于處理加到源線上的數據的處理電路，其中，在其中，該處理電路包括一個用于將信號傳輸給外部并且從外部接收信號的電路。
14.根據權利要求13所述的顯示板，其特征在于第一種，第二種和第三種薄膜晶體管屬于互補型、P型和N型之中的一種類型。
全文摘要
本發明涉及一種有源矩陣顯示板。在該顯示板中，包括一系列門線、一系列源線和若干薄膜晶體管的象素矩陣形成在第一透明基片上。第二透明基片形成在第一透明基片對面。一種液晶介質被設置在第一和第二透明基片之間。一個門線驅動電路和一個源線驅動電路由P型、N型、互補型薄膜晶體管(包括硅片)或類似器件形成在第一透明基片上。一個用于完成掩膜加工的數據處理電路也是由所述薄膜晶體管形成在第一透明基片上。
文檔編號G09G5/20GK1154486SQ9511915
公開日1997年7月16日 申請日期1995年10月7日 優先權日1994年10月7日
發明者千村秀彥 申請人:株式會社半導體能源研究所