專利名稱：圖像顯示器件及其驅動方法
技術領域：
本發明涉及到圖像顯示器件的一種驅動方法，數字視頻信號被輸入到圖像顯示器件中，并涉及驅動方法所用于的一種圖像顯示器件。本發明還涉及到采用此圖像顯示器件的電子器件。
背景技術：
近年來，已經積極地開展了采用多晶硅膜作為有源層的薄膜晶體管(TFT)的研發。在采用多晶硅膜的TFT中的遷移率比采用非晶硅膜的TFT的遷移率高二個數量級。于是，即使為了微加工而減小了TFT的柵寬度，電流數值也足以使電路安全地工作。因此，能夠實現面板系統(system-on-panel)，其中有源矩陣平板顯示器中的象素部分及其上的驅動電路被集成的同一個襯底上。
若實現了面板系統，則由于減少了顯示器的裝配步驟和測試步驟的數目而能夠降低成本，并能夠使平板顯示器小型化和清晰度高。
順便說一下，圖像顯示器件的驅動電路包括采用模擬視頻信號的驅動電路和采用數字視頻信號的驅動電路。在采用數字視頻信號的驅動電路的情況下，數字系統廣播的波能夠被原封不動地輸入到驅動電路而無須轉換成模擬信號。驅動電路能夠被用于新近的數字廣播，因而是有前景的。
圖20示出了作為一種用數字視頻信號驅動的有源矩陣圖像顯示器件的有源液晶顯示器件的一般結構。如圖20所示，液晶顯示器件包含信號線驅動電路9001、掃描線驅動電路9002、象素部分9003、信號線9004、掃描線9005、象素TFT9006、液晶盒9007等。每個液晶盒9007包括象素電極、反電極、以及提供在象素電極與反電極之間的液晶。
圖21示出了信號線驅動電路9001的詳細結構。圖22是圖21所示信號線驅動電路的時間圖。此處將描述具有k(水平)×l(垂直)個象素的圖像顯示器件的例子。為了便于描述，數字視頻信號為3位的情況將作為例子。但實際的圖像顯示器件的位數不局限于3。圖21和22還指出了采用具體數值k＝640的情況。
一般的信號線驅動電路主要包括移位寄存器9100、第一和第二存儲電路組9101和9102、以及D/A轉換電路組9103。移位寄存器9101具有多個延遲型觸發器(DFF)。而且，第一存儲電路組9101和第二存儲電路組9102分別具有多個第一存儲電路和多個第二存儲電路。注意，在圖21中，第一鎖存器(LAT1)被用作第一存儲電路，而第二鎖存器(LAT2)被用作第二存儲電路。D/A轉換電路組9103包括多個D/A轉換電路(DAC)。
在移位寄存器9100中，輸出信號脈沖根據信號線驅動電路的輸入時鐘信號(S-CLK)和信號線驅動電路的起始脈沖(S-SP)而被相繼移位。第一存儲電路組9101與移位寄存器9100的輸出信號同步地連續存儲數字視頻信號。第二存儲電路組9102與鎖存脈沖同步地存儲第一存儲電路組9101的輸出。D/A轉換電路組9103將第二存儲電路組9102的輸出信號轉換成模擬信號。
以下描述上述信號線驅動電路的更詳細的結構和工作。由于水平方向象素的數目是“k”，故上述移位寄存器9100的DFF的級數(對應于圖21所示DFF數目)變為k+1。如圖22所示，作為移位寄存器的輸出信號的各個控制信號(圖21中的SR-001至SR-640)具有一周S-CLK移位了的脈沖。控制信號(SR-001至SR-640)被直接輸入到第一存儲電路組9101的第一鎖存器(LAT1)，或通過緩沖器被輸入到其中。
第一鎖存器(LAT1)與控制信號同步地存儲輸入的3位(D0至D2)數字視頻信號。當從移位寄存器9100輸出的控制信號的脈沖被與一行的象素數目“k”相同的項數移位時，對應于一行象素的數字視頻信號被存儲在第一鎖存器(LAT1)。于是就需要3(數字視頻信號的位數)×k(水平方向的象素數目)個第一鎖存器(LAT1)。
接著，在回掃周期中，第二存儲電路組9102的第二鎖存器(LAT2)響應于輸入的鎖存脈沖(LP)而工作，且已經被存儲在第一鎖存器(LAT1)中的數字視頻信號(圖21和22中的L1-001至L1-640)，被存儲在第二鎖存器(LAT2)中。于是同樣需要3×k個第二鎖存器(LAT2)。注意，在圖21中借助于指明各個獨立于位數的對應的象素的數目而指明了參考號L1-001至L1-640。
當回掃周期過去而下一個水平掃描周期開始時，移位寄存器9100再次開始工作并輸出控制信號。于是開始對第一鎖存器(LAT1)輸入數字視頻信號(D0至D2)。另一方面，已經被存儲在第二鎖存器(LAT2)中的數字視頻信號(L2-001至L2-640)，被D/A轉換電路組9103的D/A轉換電路(DAC)轉換成模擬信號，并作為模擬視頻信號被輸入到各個源信號線(S1至S640)。當各個象素的象素TFT被開通時，此模擬視頻信號被寫入到液晶盒的象素電極。
圖像顯示器件利用上述操作而執行圖像顯示。
執行上述操作的數字系統驅動電路的缺點是占據的面積比模擬系統驅動電路占據的面積大得多。數字系統的優點是只要用二進制狀態“Hi”和“Lo”就能夠表示信號。但需要大量的數據，為了處理數據就需要大量的電路元件。于是無法抑制驅動電路在襯底上占據的面積的增大，這成為圖像顯示器件小型化的一大障礙。
而且，近年來象素數目和象素高清晰度提高的目的在于明顯增加待要處理的信息量。但可以預見的是，包括在驅動電路中的電路元件的數目也隨象素數目的增加而增加，驅動電路的面積就增加。
下面用象素數目和標準名稱來表示通常用于計算機中的顯示分辨率的例子。

例如，假設在SXGA標準中位數是8。在這種情況下，當在上述常規驅動電路中提供1280個信號線時，需要10240(8×1280)個第一存儲電路和10240(8×1280)個第二存儲電路。而且，諸如高清晰度電視(HDTV)之類的高清晰度電視接收機變得非常普及，故不僅在計算機領域中，而且在聲像領域中都需要高清晰度圖像。美國開始了地面數字廣播。日本也進入了數字廣播時代。在數字廣播中，象素數目為1920×1080的標準是穩固的，因此，加速驅動電路的小型化是所希望的。
但如上所述，信號線驅動電路占據的面積很大，這阻礙了圖像顯示器件的小型化。

發明內容
為了解決上述問題，本發明的目的是提供一種技術來減小信號線驅動電路占據的面積，這對于小型化是非常有好處的。
根據本發明，考慮到上述問題，信號線驅動電路中的存儲電路和D/A轉換電路被共用于n(n是等于或大于2的自然數)個信號線。一個水平掃描周期被分成n個周期，而在各個被分割的周期中，存儲電路和D/A轉換電路分別對不同的信號線執行處理。于是，在一個水平掃描周期中能夠將視頻信號輸入到所有的信號線。因此，信號線驅動電路中的存儲電路數目和D/A轉換電路數目能夠被減少到常規例子中的n分之一。
而且，根據本發明，在每個水平掃描周期或每多個水平掃描周期都改變視頻信號到n個信號線的輸入順序。
使相鄰的信號線直接或間接形成電容性耦合。于是，當視頻信號被寫入一個信號線時，相鄰于此信號線的信號線所保持的電位就受到影響并被改變。換言之，其中寫入了第一視頻信號的信號線受到其中稍后寫入視頻信號的信號線的寫入的影響，于是易于改變。
因此，當輸入視頻信號的順序被固定時，只有特定信號線的電位才總是明顯偏離于理想數值。就相對灰度的表示而言，連接到其中電位被改變的信號線的象素總是不同于連接到另一個信號線的象素。于是，平行于信號線的垂直條紋就被人眼視覺識別。
然而，根據本發明，由于被水平方向寫入電位調制的象素的位置每個預定周期(具體地說是每個水平掃描周期或每多個水平掃描周期)都被改變，故垂直條紋難以被人眼視覺識別。
注意，視頻信號輸入其中的信號線的順序可以隨機設定或按預定規則設定。而且，此順序在每個水平掃描周期中可能不被改變，并可能在每二個水平掃描周期或更多的水平掃描周期中被改變。順便說一下，最重要的是將水平掃描周期的數目設定到垂直條紋難以被人眼視覺識別的范圍。當幀頻率增加時，垂直條紋難以看到。于是，最好根據幀頻率來設定用來改變順序的水平掃描周期的數目。


在這些附圖中圖1示出了本發明的信號線驅動電路的結構；圖2是本發明的信號線驅動電路的時間圖；圖3A和3B是示意圖，指出了用來向象素中輸入模擬視頻信號的順序；圖4A和4B是信號線選擇電路的電路圖及其時間圖；圖5是本發明圖像顯示器件的方框圖；圖6A和6C示出了存儲電路的具體例子；圖7示出了本發明的信號線驅動電路的結構；圖8示出了位比較脈沖寬度轉換電路(BPC)的結構；圖9是圖7所示驅動電路的時間圖；圖10是上升型(ramp type)D/A轉換電路工作的解釋圖；圖11A-11D示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖12A-12D示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖13A-13D示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖14A-14C示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖15示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖16示出了根據實施方案3的有源矩陣液晶顯示器件制造步驟的例子；圖17A-17H示出了采用本發明的電子設備的例子；圖18A-18D示出了投影液晶顯示器件的結構；圖19A-19C示出了投影液晶顯示器件的結構；圖20示出了有源矩陣液晶顯示器件的結構；圖21示出了常規數字系統信號線驅動電路的結構；而圖22是常規數字系統信號線驅動電路的時間圖。
具體實施例方式
以下將描述本發明的實施方案模式。此處將描述圖像顯示器件的例子，其中沿水平方向的象素的數目和沿垂直方向的象素的數目一般分別被設定為“k”和“l”。在此實施方案模式中，將描述數字視頻信號為3位的情況。但本發明不局限于3位的情況，而是也能夠被應用于6位、8位、或其它位數的情況。在下面的描述中，參考號“n”被用作指明共用一個D/A轉換電路的信號線的數目的參數。當沿水平方向的象素的數目“k”不是“n”的倍數時，適當地增加新的象素。于是，沿水平方向的象素的數目被設定為大于“k”的“n”的倍數的“k”。在此情況下，象素的數目“k’”最好被定義為新的“k”。當增加的象素被假設為虛擬象素時，在實際工作中不存在問題。
圖1示出了此實施方案模式的信號線驅動電路的結構，而圖2示出了其時間圖。注意，圖1和圖2指出了沿水平方向的象素的數目“k”為640的情況下的具體例子。以下雖然“k”之類的參考號被用于一般的描述，但k＝640情況下的具體數目被表示在括號[]中。圖1還指出了n＝4的情況。但當“n”是等于或大于2的自然數時，不局限于這一數目。
此實施方案模式的信號線驅動電路包括具有多個延遲型觸發器(DFF)的移位寄存器101、具有多個第一存儲電路的第一存儲電路組102、具有多個第二存儲電路的第二存儲電路組103、具有多個D/A轉換電路(DAC)的D/A轉換電路組104、以及具有多個信號線選擇電路(SEL)的信號線選擇電路組105。注意，在圖1中，第一鎖存器(LAT1)被用作第一存儲電路，而第二鎖存器(LAT2)被用作第二存儲電路。圖1所示的信號線驅動電路不同于圖21所示的。亦即，提供了二種類型的鎖存信號線(LPa和LPb)，第一鎖存信號線(LPa)被連接到第二存儲電路的第一組(對應于第一到第80[第一到第(k/2n)]級DFF的LAT2)，而第二鎖存信號線(LPb)被連接到其第二組(對應于第81到第160[第(1+(k/2n))到第(k/n)]級DFF的LAT2)。在本發明中，可以提供一個鎖存信號線。
具體地說，在圖1中，信號線驅動電路包含具有(k/n)+1級[161級]DFF的移位寄存器101、3k/n[480]個第一存儲電路(LAT1)、3k/n[480]個第二存儲電路(LAT2)、以及k/n[160]個D/A轉換電路(DAC)。如從圖1可見，組成信號線驅動電路的電路的數目被減少到圖21所示的信號線驅動電路的大約n分之一[四分之一]。
接著，參照圖2來描述操作。信號線驅動電路的起始脈沖(S-SP)和信號線驅動電路的時鐘信號(S-CLK)被輸入到移位寄存器101。在圖22的情況下，在一個水平掃描周期中產生一次S-SP脈沖。另一方面，在本實施方案模式中，產生n次[4次]。如在圖22的情況中那樣，移位寄存器101根據輸入的脈沖S-SP和S-CLK而對輸出信號的脈沖進行連續移位。輸出信號作為控制信號(SR-001至SR-160)被輸入到第一存儲電路(LAT1)。
數字視頻信號(D0至D2)與從移位寄存器101輸出的控制信號的脈沖同步地被連續存儲在第一存儲電路(LAT1)中。DFF的級數被減少到圖21情況的大約n分之一[四分之一]。在本發明中，第一存儲電路在一個水平掃描周期中執行n次[4次]存儲操作。注意，在圖1中借助于對獨立于位數的各個對應的信號線指定數目而表示從第一存儲電路組102輸入到第二存儲電路組103的數字視頻信號L1-001至L1-160。
此實施方案模式不同于圖21的情況。各個數字視頻信號L1-001至L1-160對應于n個信號線。例如，在圖2的情況下，數字視頻信號L1-001對應于信號線S1至Sn[S1至S4]。同樣，當用對應的信號線的數目來表示時，各個數字視頻信號L1-001至L1-160依次對應于S1至Sn、Sn+1至S2n、S2n+1至S3n、...、Sk-n+1至Sk[S1至S4、S5至S8、S9至S12、...、S637至S640]。
在一個水平掃描周期中，數字視頻信號L1-i(i＝1至160)在對應的n個信號線上輸出信息。但不必固定對應信號線的順序。根據本發明，將數字視頻信號L1-i(i＝1至160)輸出到信號線的順序在每個水平掃描周期中被改變。換言之，對應于各個數字視頻信號L1-001至L1-160的信號線的順序在每個水平掃描周期中被改變。借助于數字視頻信號(D0至D2)數據表的轉換實現這一順序，使之與稍后描述的信號線選擇電路的信號線的選擇順序重合。
關于在一個水平掃描周期中通過二種類型鎖存信號線(LPa和LPb)輸入到第二存儲電路組103的鎖存脈沖，產生了各為n個脈沖，總共為2n[8]個脈沖。鎖存脈沖不僅在回掃周期中，而且還在數字視頻信號的輸入周期中被輸入。
在此實施方案模式中，當完成將對應于信號線的前面的數字視頻信號寫入到第(k/2n)級[第80級]的第一存儲電路(LAT1)中時，在寫入到第一級的第一存儲電路(LAT1)中的數據被換成對應于信號線的下一個數字視頻信號之前，鎖存脈沖被輸入到第一鎖存信號線(LPa)。而且，當完成將對應于信號線的前面的數字視頻信號寫入到第(k/n)級[第160級]的第一存儲電路(LAT1)中時，在寫入到第((k/2n)+1)級[第81級]的第一存儲電路(LAT1)中的數據被換成對應于信號線的下一個數字視頻信號之前，鎖存脈沖被輸入到第二鎖存信號線(LPb)。
換言之，當完成將數字視頻信號寫入到第一組第一存儲電路時，就開始將數字視頻信號寫入到第二組第一存儲電路中。在將數字視頻信號寫入到第二組第一存儲電路中時，寫入到第一組第一存儲電路中的數字視頻信號被傳送到第一組第二存儲電路。當完成將數字視頻信號寫入到第二組第一存儲電路中時，就開始將下面的數字視頻信號寫入到第一組第一存儲電路。在將數字視頻信號寫入到第一組第一存儲電路中時，寫入到第二組第一存儲電路中的數字視頻信號被傳送到第二組第二存儲電路。
利用上述操作，對應于各個信號線的數字視頻信號被連續轉移到第二存儲電路組103。
注意，圖1指出了提供二個鎖存脈沖線并在一個水平掃描周期中鎖存脈沖被輸入2n次[8次]的例子。但本發明不局限于這種結構。所有的第二存儲電路(LAT2)都可以被連接到同一個鎖存脈沖線。在這種情況下，在移位寄存器101的每一次掃描之后必須提供回掃周期，以便在回掃周期中停止將數字視頻信號寫入到第一存儲電路中。在回掃周期中，執行從所有第一存儲電路(LAT1)到所有第二存儲電路(LAT2)的數據傳送。在一個水平掃描周期中，鎖存脈沖被輸入n次[4次]。
從第二存儲電路(LAT2)輸出的3位的數字視頻信號，被輸入到D/A轉換電路(DAC)，并被轉換成模擬信號。注意，可以在第二存儲電路與D/A轉換電路之間插入緩沖電路、電平移位電路、限制輸出周期的啟動電路等。被轉換了的模擬視頻信號，通過信號線選擇電路組105的信號線選擇電路(SEL)，被寫入到適當的信號線中。
用信號線選擇電路(SEL)將模擬視頻信號寫入到適當信號線的時刻，決定于輸入鎖存脈沖的時刻。移位寄存器在一個水平掃描周期中執行n次掃描。如上所述，與此相對應，第二存儲電路也重復n次存儲操作。于是，當對應于一定的信號線的數字視頻信號被存儲在第二存儲電路中時，就要求對應于從選擇的D/A轉換電路(DAC)輸出的模擬視頻信號的信號線來完成寫入。
模擬視頻信號與輸入到信號線選擇電路(SEL)的選擇信號的脈沖同步地從信號線選擇電路(SEL)被輸入到信號線。選擇信號的脈沖在一個水平掃描周期中被產生n次。
注意，在本發明中，模擬視頻信號被輸入其中的n個信號線的順序在每個掃描周期中被改變，或在每多個水平掃描周期中被改變。信號線的選擇順序由輸入到信號線選擇電路(SEL)的選擇信號SS1至SSn[SS1至SS4]來控制。
模擬視頻信號被輸入其中的信號線的順序可以隨機設定或由預定的規則來設定。此順序在每個水平掃描周期中也可以不改變，也可以在每二個水平掃描周期或更多的水平掃描周期中改變。例如，此順序可以在每個幀周期中改變。順便說一下，最重要的是將水平掃描周期的數目設定到垂直條紋難以被人眼視覺識別的范圍。當幀頻率提高時，難以看到垂直條紋。于是，用來改變順序的水平掃描周期的數目最好根據幀頻率來設定。
表1指出了此實施方案模式中的信號線的選擇順序。


圖3A示意地示出了當信號線按表1所示的順序被選擇時，模擬視頻信號寫入到象素中的順序。注意，為了進行比較，模擬視頻信號寫入到象素中的一般順序被示意地示于圖3B中。
如圖3A所示，當信號線按表1所示的順序被選擇時，模擬視頻信號被寫入其中的第一信號線在每個水平掃描周期中被改變。另一方面，如圖3B所示，當信號線的選擇順序被固定時，在各個水平掃描周期中，第一模擬視頻信號總是被寫入到相同的信號線中。
于是，在表1所示的驅動方法中，即使視頻信號被寫入其中的第一信號線的電位被改變，由于被調制的電位被寫入其中的象素的位置在每個水平掃描周期中沿水平方向被改變，故垂直條紋難以被人眼視覺識別。注意，在圖3A所示的驅動例子中，模擬視頻信號被寫入其中的第一信號線可以在每多個水平掃描周期中被改變。
注意，根據本發明的信號線的選擇順序不局限于表1所指出的順序。如表1所指出的那樣，可以由預定的規則或隨機設定順序。表2指出了不同于表1的根據本發明的信號線選擇順序。


在表2的情況下，不同于表1，每個水平掃描周期中第一選擇的信號線的數目被改變，并無例外地在任何水平掃描周期中第一選擇所有的信號線。在上述結構中，為所有的信號線提供了第一選擇的周期。于是，比之表1所示的驅動方法，即使具有相同的幀頻率，也難以視覺識別垂直條紋。
而且，信號線的選擇順序可以在每個水平掃描周期中或在每多個水平掃描周期中被改變，并可以每個幀周期中改變信號線的選擇順序。例如，在前面的幀周期中，可以用表1所示的順序來選擇信號線，而在下一個產生的幀周期中，可以用表2所示的順序來選擇。利用這種結構，比之順序僅僅在每個水平掃描周期中改變的驅動方法，即使具有相同的幀頻率，也難以視覺識別垂直條紋。
注意，在本發明的實施方案模式中指出了數字視頻信號被輸入其中并輸出對應于各個信號線的模擬視頻信號的信號線驅動電路(所謂的數字信號線驅動電路)。但本發明不局限于此。例如，可以采用模擬視頻信號被輸入其中并輸出對應于各個信號線的模擬視頻信號的信號線驅動電路(所謂的模擬信號線驅動電路)。
根據本發明，信號線驅動電路中的電路元件的數目能夠被減少到具有上述結構的常規例子中的數目的n分之一。而且，由于沿水平方向具有不同灰度的象素的位置被改變，故即使幀頻率不被改變，垂直條紋也難以被人眼視覺識別。
而且，根據上述實施方案模式的描述，移位寄存器被用作控制第一存儲電路的電路。但也可以不使用移位寄存器而使用譯碼電路。而且，上升型D/A轉換電路可以被用作D/A轉換電路。在此情況下，D/A轉換電路的數目不局限于k/n。
實施方案以下描述本發明的各個實施方案。
在此實施方案中，將描述本發明的圖像顯示器件中所用的信號線選擇電路的詳細結構。
圖4A是本實施方案的信號線選擇電路(SEL)的電路圖。注意，在本實施方案中，“n”被用作表明共用一個D/A轉換電路的信號線的數目的參數。順便說一下，為了便于描述，在圖4A和4B中指出了一個DAC對應于4個信號線的情況。以下，“n”被用于一般描述，并在括號[]中指出了n＝4情況下的具體數目。
在本實施方案中，模擬開關包括p溝道晶體管和n溝道晶體管。但本發明不局限于此。也可以采用僅僅用p溝道晶體管的模擬開關，或采用僅僅用n溝道晶體管的模擬開關。
信號線選擇電路(SEL)包括n[4]個模擬開關400_1至400_n[400_1至400_4]。用來控制開關的選擇信號被輸入到各個模擬開關。
用來控制開關的選擇信號通過選擇信號線被輸入到模擬開關400_1至400_n[400_1至400_4]。具有不同電位的選擇信號被輸入到各個模擬開關，并為各個模擬開關提供選擇信號線。
在本實施方案中，模擬開關包括p溝道晶體管和n溝道晶體管。借助于反轉選擇信號的極性而得到的信號也被輸入到模擬開關。于是，在本實施方案中，選擇信號SS1至SSn[SS1至SS4]以及借助于反轉各個選擇信號而得到的信號SSb1至SSbn[SSb1至SSb4]，被輸入到各個模擬開關。注意，在本實施方案中，借助于反轉各個選擇信號而得到的信號也被稱為選擇信號。
圖4B是信號線Si至S(i+n-1)[S(i+3)]被選擇情況下的選擇信號的時間圖。注意，由于選擇信號SSb1至SSb4是借助于僅僅反轉選擇信號SS1至SS4的極性而得到的，故此處僅僅指出了選擇信號SS1至SS4。
在圖4B中示出了一個例子，其中連接到同一個DAC的n[4]個信號線Si、S(i+1)、S(i+2)、以及S(i+n-1)[S(i+3)]，被表1所示的順序選擇。注意，根據本實施方案的信號線選擇順序不局限于表1所示的順序。
首先，當水平掃描周期開始時，信號線Si與選擇信號脈沖SS1和SSb1同步地被選擇。然后，從DAC輸出的模擬視頻信號通過模擬開關400_1被輸入到信號線S1。
然后，信號線S(i+1)至S(i+n-1)[S(i+3)]同樣與選擇信號脈沖SS2至SSn[SS2至SS4]和SSb2至SSbn[SSb2至SSb4]同步地依次被選擇。然后，從DAC輸出的模擬視頻信號通過模擬開關400_2至400_4[400_n]被輸入到信號線S(i+1)至S(i+3)。
當一個水平掃描周期過去而下一個水平掃描周期開始時，信號線S(i+n-1)[S(i+3)]與選擇信號脈沖SSn和SSbn[SS4和SSb4]同步地被選擇。然后，從DAC輸出的模擬視頻信號通過模擬開關400_n[400_4]被輸入到信號線S(i+n-1)[S(i+3)]。
然后，信號線S(i+n-2)至Si[S(i+2)至Si]同樣與選擇信號脈沖和SS(n-1)至SS1[SS3至SS1]和SSb(n-1)至SSb1[SS(n-1)至SS1]同步地依次被選擇。然后，從DAC輸出的模擬視頻信號通過模擬開關400_(n-1)[400_3]至400_1被輸入到信號線S(i+2)至Si。
如上所述，信號線的選擇順序可以由選擇信號來控制。
在本實施方案中，將描述用來產生關于本發明的圖像顯示器件中驅動的各種信號的控制器的結構。
圖5是方框圖，示出了本實施方案的圖像顯示器件的結構。參考號500表示象素部分，501表示信號線驅動電路，而502表示掃描線驅動電路。參考號503表示包括在信號線驅動電路501中的信號線選擇電路組。
參考號504表示包括各種電路的控制器。具體地說，控制器主要包括緩沖器505、顯示存儲器506、時間發生電路507、選擇電路的時間發生電路508、以及格式電路509。注意，控制器還可以包括偏置電壓發生電路、串行接口等。
視頻信號、標準時鐘信號(Dot CLK)、水平同步信號(Hsync)、以及垂直同步信號(Vsync)，主要被輸入到控制器504。
視頻信號被緩沖器505放大或緩沖放大，并被寫入到顯示存儲器506中。注意，視頻信號不一定要被緩沖器505放大或緩沖放大。提供緩沖器505不是關鍵的。
而且，標準時鐘信號(Dot CLK)、水平同步信號(Hsync)、以及垂直同步信號(Vsync)，被輸入到時間發生電路507。注意，在本實施方案中，標準時鐘信號從圖像顯示器件外部被輸入。但本實施方案不局限于這種結構。標準時鐘信號可以從輸入到圖像顯示器件的水平同步信號(Hsync)產生，而無須從外部輸入。
在時間發生電路507中，根據被輸入的標準時鐘信號、水平同步信號(Hsync)、以及垂直同步信號(Vsync)，來產生用來確定各種電路工作的時刻的信號。
具體地說，在時間發生電路507中產生信號線驅動電路501的時鐘信號(S-CLK)和起始脈沖信號(S-SP)以及掃描線驅動電路502的時鐘信號(G-CLK)和起始脈沖信號(G-SP)。
而且，用來將視頻信號寫入到顯示存儲器506中的時刻以及用來將顯示存儲器506保持的視頻信號輸入到格式電路509的時刻，決定于時間發生電路507。
用來選擇信號線選擇電路組503中的信號線的時刻決定于時間發生電路507。注意，由于在每個水平掃描周期中n個信號線被選擇，故在每個水平掃描周期中產生n次用來選擇信號線的的時刻。此處，“n”表示共用一個DAC的信號線的數目。決定用來選擇信號線的時刻的信號，從時間發生電路507被輸入到選擇電路的時間發生電路508。
選擇電路的時間發生電路508包括用來產生選擇信號的選擇信號發生電路510以及其中存儲信號線選擇順序數據的確定選擇順序的寄存器511。用來確定選擇信號線的時刻的信號，從時間發生電路507被輸入到選擇信號發生電路510。信號線的選擇順序數據也從確定選擇順序的寄存器511被輸入到選擇信號發生電路510。
選擇信號發生電路510從信號線的選擇順序數據以及被產生n次用來確定選擇信號線的時刻的信號產生選擇信號SS1至SSn。關于各個選擇信號SS1至SSn，在一個水平掃描周期中產生一個脈沖。信號線與此脈沖同步地被選擇。
另一方面，存儲在確定選擇順序的寄存器511中的信號線選擇順序數據，也被傳送到格式電路509。然后，輸入到格式電路509的視頻信號，根據信號線的選擇順序數據而被存儲，并被輸入到信號線驅動電路501的第一存儲電路組(未示出)。注意，視頻信號可以被格式電路509中的串行-并行轉換分成多個信號，然后被輸入到第一存儲電路組(未示出)。
注意，圖5中分別指出了選擇電路的時間發生電路507和時間發生電路508。但選擇電路的時間發生電路508可以被設想為時間發生電路507的一部分。而且，在圖5中，顯示存儲器506被表示為控制器504的一部分。但顯示存儲器506可以與控制器504分開。
而且，在圖5中，顯示存儲器僅僅與控制器504連接，并獨立于由CPU(未示出)控制的系統總線。但本實施方案不局限于這種結構。CPU和控制器504可以共用同一個顯示存儲器。
存儲在確定選擇順序的寄存器511中的信號線的選擇順序數據，可以是由掩模設計等確定的固定數據，或可以是由CPU、dip開關等可重寫的數據。
本實施方案的結構能夠借助于與實施方案1的結構進行自由組合而實施。
在本實施方案中，將描述用于本發明的信號線驅動電路中的第一和第二存儲電路的具體結構。
圖6A-6C示出了存儲電路的具體例子。圖6A示出了采用時鐘反相器的存儲電路，圖6B示出了SRAM型存儲電路，而圖6C示出了DRAM型存儲電路。這些是典型的例子，本發明不局限于這些類型。
注意，控制信號2對應于借助于反轉控制信號1的極性而得到的信號。而且，在第二存儲電路的情況下，鎖存脈沖被輸入作為控制信號。
本實施方案的結構能夠借助于與實施方案1或2的結構進行自由組合而實施。
在本實施方案中，將描述在上升型D/A轉換電路被用作D/A轉換電路的情況下，信號線驅動電路的結構。
圖7是采用上升型D/A轉換電路情況下的信號線驅動電路的示意圖。注意，在本實施方案中將描述3位的數字視頻信號由XGA標準圖像顯示器件支持的情況。但本發明不局限于3位。本發明也適用于3位之外的位數被支持的情況以及圖像顯示器件具有XGA之外的標準的情況。
在本實施方案中，移位寄存器701、第一存儲電路組702、第二存儲電路組703、以及信號線選擇電路組706的工作和結構，與實施方案模式中的完全相同。本實施方案與實施方案模式不同之處在于位比較脈沖寬度轉換電路組704和模擬開關組705被提供在第二存儲電路組703的后置級中。位比較脈沖寬度轉換電路組704和模擬開關組705二個電路用作上升型D/A轉換電路。
在本實施方案中，256位比較脈沖寬度轉換電路(BPC)被提供在位比較脈沖寬度轉換電路組中。已經存儲在第二存儲電路組703中的3位數字視頻信號、計數信號(C0-C2)、以及設定信號(ST)，被輸入到BPC。
在本實施方案中，256個模擬開關(ASW)被提供在模擬開關組705中。位比較脈沖寬度轉換電路組704的輸出(PW-i“i”是001至256)以及灰度電源電壓(VR)，被輸入到模擬開關組705。模擬開關組705的輸出以及選擇信號(SS1至SS4)被輸入到信號線選擇電路組706。
圖8示出了第i級BPC的結構例子。BPC包括異或邏輯門、3輸入NAND門、轉換器、以及設定復位觸發器(RS-FF)。在圖8中，用位數區分方法將第i級的第二存儲電路的輸出被示為L2-i(0)、L2-i(1)、L2-i(2)(括號中示出了位數)。
接下來描述本實施方案的信號線驅動電路的工作。圖9是理解圖7中電路示意工作所需的信號時間圖。從移位寄存器701到第二存儲電路組703的工作也與實施方案模式所示的信號線驅動電路的工作完全相同。而且，輸入到信號線選擇電路組706的選擇信號(SS1至SS4)與實施方案模式中圖2所示的信號線驅動電路情況下的完全相同。
在圖9中，計數信號(C0至C2)、設定信號(ST)、以及灰度電源電壓(VR)被周期性輸入，每次4個信號線被信號線選擇電路組706連續選擇。于是，能夠同時對所有的信號線寫入信息。
此處將描述上升型D/A轉換電路的詳細工作。圖10是在4個信號線中的一個信號線被信號線選擇電路選擇的周期中的時間圖。
首先，RS-FF 30被設定為與設定信號的脈沖同步。于是，輸出PW-i變成Hi電平。接著，利用異或邏輯門，逐位對存儲在第二存儲電路組703中的數字視頻信號與計數信號(C0至C2)進行比較。當所有3位都完全相同時，所有異或邏輯門的輸出都變成Hi電平。結果，3輸入NAND門的輸出(反RC-i)變成Lo電平(于是，RC-i變成Hi電平)。3輸入NAND的輸出也被輸入到RS-FF 30。當RC-i變成Hi電平時，RS-FF30被復位，輸出PW-i回到Lo電平。圖10示出了在數字視頻信號中的3位{L2-i(0)、L2-i(1)、L2-i(2)}是{0，0，1}的情況下的RC-i、PW-i、DA-i的輸出例子。于是，數字視頻信號的信息被轉換成BPC的輸出PW-i的脈沖寬度。
BPC的輸出PW-i被用來控制模擬開關組705的開通/關斷。在本實施方案中，僅僅當BPC的輸出PW-i處于Hi電平時，模擬開關組705才處于開通狀態。當PW-i變成Lo電平時，模擬開關組705處于關斷狀態。具有與計數信號(C0至C2)同步的臺階電壓電平的灰度電源電壓(VR)，被施加到模擬開關組705。在PW-i變成Lo電平的瞬間，灰度電源電壓(VR)通過后置級的信號線選擇電路被寫入到信號線中。
利用上述操作，數字視頻信號被轉換成模擬視頻信號以驅動信號線。注意，灰度電源電壓(VR)不一定要成臺階形狀，可以是連續和單調地變化。而且，可以在位比較脈沖寬度轉換電路組704與模擬開關組705的輸出之間插入緩沖電路、電平移位電路等。
如上所述，根據本發明，上升型D/A轉換電路也能夠被用作D/A轉換電路，電路結構能夠被減少到常規情況的大約四分之一，并能夠大幅度減小驅動電路占據的面積和其中元件的數目。
本實施方案的結構能夠借助于與實施方案1至3進行自由組合而實施。
作為制造有源矩陣圖像顯示器件的具體方法的例子，在實施方案5中采用了有源矩陣液晶顯示器件的制造方法。確切地說，根據工藝步驟詳細地解釋了在同一個襯底上制造作為象素部分開關元件的象素TFT以及制作在象素部分外圍的驅動電路(例如信號線驅動電路和掃描線驅動電路)的TFT的方法。注意，為了簡化解釋，作為驅動電路部分基本結構電路的CMOS電路在圖中被示為驅動電路部分。此外n溝道TFT在圖中被示為象素TFT部分。
在圖11A中，低堿性玻璃襯底或石英襯底能夠被用作襯底(有源矩陣襯底)6001。在本實施方案中，低堿性玻璃襯底被用作襯底6001。在此情況下，可以預先在低于玻璃變形點10～20℃的溫度下對玻璃襯底進行熱處理。為了防止雜質從襯底6001擴散，在要制作TFT的襯底6001的表面上，制作氧化硅膜、氮化硅膜、氮氧化硅膜之類的基底膜6002。例如，可以用等離子體CVD方法制作由SiH4、NH3、和N2O形成的厚度為100nm的氮氧化硅膜，并可以同樣制作由SiH4和N2O形成的厚度為200nm的氮氧化硅膜，以形成疊層。
接著，用諸如等離子體CVD或濺射之類的熟知的方法，制作具有非晶結構的厚度為20至150nm(最好是30至80nm)的半導體膜6003。在本實施方案中，用等離子體CVD方法制作了厚度為54nm的非晶硅膜。具有非晶結構的這種半導體膜包括非晶半導體膜、微晶半導體膜等，也可以采用諸如非晶硅鍺膜的具有非晶結構的化合物半導體膜。而且，由于能夠用相同的淀積方法制作基底膜6002和非晶硅膜6003，故可以連續制作二者。借助于在其上制作基底膜之后不使襯底暴露于大氣，能夠防止表面沾污，從而能夠降低其上待要制作的TFT的特性變化和閾值電壓變化(圖11A)。
然后，用熟知的結晶技術，從非晶硅膜6003a形成結晶硅膜6003b。例如，可以采用激光結晶方法或熱結晶方法(固相生長方法)。此處，根據日本專利申請特開平7-130652所公開的技術，利用使用催化元素的結晶方法，制作了結晶硅膜6003b。在結晶工藝之前，根據非晶硅膜中的氫含量，最好在400～500℃下進行大約1小時的熱處理，以便使氫含量成為5％原子比或更低。由于當非晶硅膜被結晶時，原子被排列得更緊密，故待要形成的結晶硅膜的厚度比原來非晶硅膜的厚度(在本實施方案中為54nm)小1至15％(圖11B)。
然后，結晶硅膜6003b被圖形化成小島形狀，以形成小島形狀的半導體層6004至6007。然后，用等離子體CVD或濺射方法形成厚度為50至150nm的氧化硅膜形成掩模層6008(圖11C)。
接著，提供抗蝕劑掩模6009，并為了控制閾值電壓，在用來形成n溝道TFT的小島形狀半導體層的整個表面上摻入濃度約為每立方厘米1×1016～5×1017原子的硼(B)作為提供p型的雜質元素。可以用離子摻雜的方法來摻入硼(B)，也可以與非晶硅膜的制作同時摻雜。此處不總是需要硼(B)摻雜(圖11D)。然后清除抗蝕劑掩模6009。
為了形成驅動電路的n溝道TFT的LDD區，提供n型的雜質元素被選擇性地摻入小島形狀的半導體層6010至6012中，這要求預先形成抗蝕劑掩模6013至6016。磷(P)或砷(As)可以被用作提供n型的雜質元素。此處采用磷烷(PH3)的離子摻雜方法來摻入磷(P)。形成的雜質區6017和6018中的磷(P)濃度為每立方厘米2×1016～5×1019原子。包含在此處形成的雜質區6017至6019中的提供n型的雜質元素的濃度，在本申請中都被稱為-。雜質區6019是用來形成象素部分的存儲電容的半導體層。在此區域中也被摻入相同濃度的磷(P)(圖12A)。然后清除抗蝕劑掩模6013至6016。
接著，用氫氟酸之類清除掩模層6008，并對圖11D和12A中摻入的雜質元素執行激活步驟。可以借助于在氮氣氣氛中于500至600℃下執行1至4小時的熱處理或激光激活來進行此激活，或可以組合使用二者。在本實施方案中，采用激光激活，KrF準分子激光(波長為248nm)被用來形成振蕩頻率為5至50Hz而能量密度為100至500mJ/cm2的線性光束，此光束以80至98％的重疊率掃描，以便對其上形成有小島形狀半導體層的襯底的整個表面進行處理。要指出的是，對于激光輻照的條件沒有限制，此條件可以由操作人員恰當地決定。
然后，用等離子體CVD或濺射方法，以含有硅的絕緣膜形成厚度為10至150nm的柵絕緣膜6020。例如，形成厚度為120nm的氮氧化硅膜。其它含硅的絕緣膜的單層或疊層也可以被用作柵絕緣膜(圖12B)。
接著，為了制作柵電極而形成第一導電層。雖然第一導電層可以是單層導電層，但根據情況也可以是例如有二層或三層組成的疊層結構。在本實施方案中，制作了由導電的氮化物金屬膜制成的導電層(A)6021和金屬膜制成的導電層(B)6022組成的疊層。導電層(B)6022可以由選自鉭(Ta)、鈦(Ti)、鉬(Mo)、和鎢(W)的元素、含上述元素作為主要成分的合金、或各個元素的組合的合金膜(典型為Mo-W合金膜或Mo-Ta合金膜)制作。導電層(A)6021可以由氮化鉭(TaN)、氮化鎢(WN)、氮化鈦(TiN)、或氮化鉬(MoN)制成。而且，導電層(A)6021還可以由硅化鎢、硅化鈦、或硅化鉬作為替代材料制成。至于導電層(B)6022，為了降低電阻，最好降低所含雜質的濃度。確切地說，希望氧的濃度為30ppm或更低。例如，若氧的濃度為30ppm或更低，則對于鎢(W)能夠實現20μΩcm或更低的電阻值。
導電層(A)6021的厚度為10至50nm(最好是20至30nm)，而導電層(B)6022的厚度為200至400nm(最好是250至350nm)。在本實施方案中，厚度為30nm的氮化鉭膜被用作導電層(A)6021，而厚度為350nm的Ta膜被用作導電層(B)6022，二者都是用濺射方法制作的。當濺射被用來制作這些膜時，借助于在濺射氣體Ar中加入適當數量的Xe或Kr，能夠減輕待要制作的膜的內應力，從而防止膜發生剝離。注意，雖然未示出，但可以在導電層(A)6021下方制作厚度為2至20nm的摻磷(P)的硅膜。這改善了待要制作于其上的導電層的粘附性，并能夠防止氧化。同時，能夠防止包含在導電層(A)或導電層(B)中的少量堿性元素彌散到柵絕緣膜6020中(圖12C)。
形成抗蝕劑掩模6023至6027，并一起腐蝕導電層(A)6021和(B)6022，以便形成柵電極6028至6031以及電容器布線6032。柵電極6028至6031以及電容器布線6032由集成制作的導電層(A)6028a至6032a以及導電層(B)6028b至6032b構成。此處，構成驅動電路的TFT的柵電極6028至6030被制作成通過柵絕緣膜6020與部分雜質區6017和6018重疊(圖12D)。
然后，為了形成驅動電路的p溝道TFT的源區和漏區，進行摻入提供p型的雜質元素的步驟。此處，以柵電極6028作為掩模，以自對準的方式形成雜質區。此處，待要制作n溝道TFT的區域被抗蝕劑掩模6033覆蓋。用乙硼烷(B2H6)的離子摻雜方法來形成雜質區6034。這些區域中硼(B)的濃度為每立方厘米3×1020～3×1021原子。然后清除抗蝕劑掩模6033。在此處形成的雜質區6034中所含的提供p型的雜質元素的濃度，此處被稱為p++(圖13A)。
接著，在n溝道TFT中形成用作源區或漏區的雜質區。形成抗蝕劑掩模6035至6037，并摻入提供n型的雜質元素以形成雜質區6039至6042。這是用磷烷(PH3)在這些區域中離子摻雜濃度為每立方厘米1×1020～1×1021原子的磷(P)而完成的。包含在此處形成的雜質區6039至6042中的提供n型的雜質元素的濃度，此處稱為n+(圖13B)。
雜質區6039至6042已經包含在前述步驟中摻入的磷(P)或硼(B)，但由于磷(P)摻雜的濃度足夠高，故前述步驟中摻入的磷(P)或硼(B)的影響能夠被忽略。而且，由于在雜質區6038中摻入的磷(P)的濃度是圖13A中摻入的硼(B)的濃度的1/2至1/3，故確保了p型電導率，而對TFT特性無任何影響。
在清除抗蝕劑掩模6035至6037之后，為了形成象素部分的n溝道TFT的LDD區，進行摻入提供n型的雜質元素的步驟。此處，用離子摻雜方法，以柵電極6031作為掩模，以自對準的方式摻入提供n型的雜質元素。摻入的磷(P)的濃度為每立方厘米1×1016～5×1018原子。借助于以低于圖12A、13A和13B的濃度進行摻雜，實際上僅僅形成雜質區6043和6044。此處形成的包含在雜質區6043和6044中的提供n型的雜質元素的濃度，此處被稱為n-(圖13C)。
然后，進行熱處理步驟，以便激活以各種濃度摻入的提供n型或p型的雜質元素。此步驟可以用爐子退火、激光退火、或快速熱退火(RTA)方法來進行。此處用爐子退火方法來執行激活步驟。加熱是在含1ppm或更低的，最好是0.1ppm或更低的氧濃度的氮氣氣氛中，在400～800℃，通常為500～600℃下進行的，在本實施方案中，是在500℃下進行4小時。而且，在使用具有熱阻的石英襯底作為襯底6001的情況下，可以在800℃下進行1小時的熱處理。然后，能夠實現雜質元素的激活，且摻有雜質元素的雜質區與溝道形成區被滿意地接合到一起。注意，在形成層間膜以防止柵電極的Ta膜發生剝離的情況下，可能得不到這一效果。
在上述熱處理中，厚度為5～80nm的導電層(C)6028c至6032c被形成在包含柵電極6028至6031和電容器布線6032的金屬膜6028b至6032c的表面上。例如，當導電層(B)6028b至6032b分別是鎢(W)和鉭(Ta)時，能夠形成氮化鎢(WN)和氮化鉭(TaN)。此外，借助于將柵電極6028至6031和電容器布線6032暴露于利用加氮或加氨之類而含有氮氣的等離子體氣氛中，能夠同樣形成導電層(C)6028c至6032c。然后，在含有3～100％的氫的氣氛中，于300～450℃下進行1～12小時熱處理，以便氫化小島形狀的半導體層。在這一工藝中，半導體層中的懸掛鍵被熱激活的氫終止。作為氫化的另一種方法，可以執行等離子體氫化(采用被等離子體激活的氫)。
在借助于用催化元素的結晶方法從非晶硅膜形成小島形狀的半導體層的情況下，少量的催化元素保留在小島形狀的半導體層中。當然，仍然有可能在這種條件下完成TFT，但最好是至少從溝道形成區清除保留的催化元素。利用磷(P)的吸雜作用，是清除催化元素的一種方法。吸雜所需的磷(P)的濃度大約相同于圖13B形成的雜質區中的濃度(n+)。此處借助于在激活步驟中進行熱處理，能夠從n溝道TFT和p溝道TFT的溝道形成區將催化元素吸除(圖13D)。
在完成激活和氫化工藝之后，形成制作成柵布線(掃描線)的第二導電膜。第二導電膜可以由具有諸如鋁(Al)或銅(Cu)作為其主要成分的低阻材料的導電層(D)以及包含鈦(Ti)、鉭(Ta)、鎢(W)、或鉬(Mo)的導電層(E)制成。在實施方案5中，包含0.1～2％重量比的鈦(Ti)的鋁(Al)膜被制作成導電層(D)6045，而鈦(Ti)膜被制作成導電層(E)6046。導電層(D)6045可以被制作成厚度為200～400nm(最好是250～350nm)，而導電層(E)6046可以被制作成厚度為50～200nm(最好是100～150nm)(見圖14A)。
然后，為了制作連接柵電極的柵布線(掃描線)，對導電層(E)6046和導電層(D)6045進行腐蝕，形成柵布線(掃描線)6047和6048以及電容器布線6049。關于此腐蝕工藝，借助于首先用使用SiCl4、Cl2和BCl3的混合氣體的干法腐蝕方法從導電層(E)的表面將材料清除到導電層(D)中，然后用使用磷酸腐蝕液的濕法腐蝕方法清除其余的導電層(D)，能夠形成柵布線(掃描線)，同時保持基底的選擇性加工性能。
利用厚度為500～1500nm的氧化硅膜或氮氧化硅膜來形成第一層間絕緣膜6050。接著形成用來達及制作在各個小島形狀的半導體層中的源區或漏區的接觸孔，并制作源布線(信號線)6051至6054以及漏布線6055至6058。雖然圖中未示出，但在實施方案5中用濺射方法為這些電極相繼制作了3層結構的疊層膜，其中包含厚度為100nm的Ti膜、厚度為300nm的含Ti的鋁膜、以及厚度為150nm的Ti膜。
接著，制作厚度為50～500nm(通常為100～300nm)的氮化硅膜、氧化硅膜、或氮氧化硅膜作為鈍化膜6059。若在這種狀態下執行氫化工藝，則能夠得到有關改善TFT特性的所希望的結果。例如，可以在含有3和100％之間的氫的氣氛中，于300～450℃下執行1～12小時的熱處理。利用等離子體氫化工藝也能夠得到相似的結果。注意，還可以在鈍化膜6059中稍后要形成用來連接象素電極與漏布線的接觸孔的位置處形成開口部分(見圖14C)。
接著，以厚度為1.0～1.5μm的有機樹脂膜形成第二層間絕緣膜6060。諸如聚酰亞胺、丙烯酸類樹脂、聚酰胺、聚酰亞胺酰胺、以及BCB(苯并環丁烯)之類的材料能夠被用作有機樹脂。此處借助于用熱聚合型聚酰亞胺涂敷到襯底之后在300℃下焙燒而形成第二層間絕緣膜6060。然后在第二層間絕緣膜6060中制作用來達及漏布線6058的接觸孔，并形成象素電極6061和6062。對于透射型液晶顯示器件，可以用透明導電膜作為象素電極，而對于反射型液晶顯示器件，可以使用金屬膜。在實施方案5中使用了透射型液晶顯示器件，因此用濺射方法制作了厚度為100nm的氧化銦錫(ITO)膜(見圖15)。
于是就能夠完成在同一個襯底上具有驅動電路TFT和象素部分的象素TFT的襯底。P溝道TFT 6101、第一n溝道TFT 6102、以及第二n溝道TFT 6103，被制作在驅動電路中。而象素TFT 6104和存儲電容器6105，被制作在象素部分中。為方便起見，在本說明書中，這種襯底被通篇稱為有源矩陣襯底。
在驅動電路的p溝道TFT 6101中，小島形狀的半導體層6004具有溝道形成區6106、源區6107a和6107b、以及漏區6108a和6108b。在第一n溝道TFT 6102中，小島形狀的半導體層6005具有溝道形成區6109、重疊于柵電極6029的LDD區6110(以下將這種LDD區稱為Lov)、源區6111、以及漏區6112。此Lov區的溝道縱向長度為0.5～3.0μm，最好是1.0～1.5μm。在第二n溝道TFT 6103中，小島形狀的半導體層6006具有溝道形成區6113、LDD區6114和6115、源區6116、以及漏區6117。不重疊于Lov區和柵電極6030的LDD區，被制作成這一LDD區(這種LDD區以下被稱為Loff)。這一Loff區的溝道縱向長度為0.3～2.0μm，最好是在0.5和1.5μm之間。在象素TFT 6104中，小島形狀的半導體層6007具有溝道形成區6118和6119、Loff區6120至6123、以及源區或漏區6124至6126。這一Loff區的溝道縱向長度為0.5～3.0μm，最好是在1.5和2.5μm之間。此外，存儲電容器6105由電容器布線6032和6049、包含與柵絕緣膜相同的材料的絕緣膜、以及其中摻入了提供n型電導率的雜質元素的連接到漏區6126的半導體層6127形成。在圖15中，象素TFT 6104被示為雙柵結構，但也可以使用單柵結構，還可以毫無問題地使用其中形成有多個柵電極的多柵結構。
在實施方案5中，根據象素TFT和驅動電路所要求的指標，對構成各個電路的TFT的結構進行了優化，因而有可能改善圖像顯示器件的工作性能和可靠性。
下面解釋一下基于根據上述工藝制造的有源矩陣襯底的透射型液晶顯示器件的制造工藝。
參照圖16。在圖15的狀態下，在有源矩陣襯底上制作定向膜6201。在實施方案5中，聚酰亞胺被用于定向膜6201中。接著制備反襯底。反襯底由玻璃襯底6202、遮光膜6203、由透明導電膜制成的反電極6204、以及定向膜6205構成。
注意，在實施方案5中，聚酰亞胺膜被用于定向膜中，致使液晶分子平行于襯底取向。還要注意，借助于在形成定向膜之后執行摩擦工藝，液晶分子被賦予一定的固定預傾斜角度和平行的取向。
經過上述各個工序，接著通過諸如根據熟知的液晶盒構成工藝的密封材料或墊片(二者在圖中均未示出)的裝置，將有源矩陣襯底與反襯底接合。然后在二個襯底之間注入液晶6206，并用密封劑完全密封(圖中未示出)。從而完成了圖16所示那樣的透射型液晶顯示器件。
注意，根據上述工藝制作的TFT具有頂柵結構，但本發明也能夠被應用于底柵結構的TFT以及具有其它結構的TFT。
而且，根據上述工藝制造的圖像顯示器件是透射型液晶顯示器件，但本發明也能夠被應用于反射型液晶顯示器件。
本實施方案的結構能夠借助于與實施方案1～4進行自由組合而實施。
采用根據本發明的圖像顯示器件的這種電子裝置包括攝象機、數碼相機、風鏡式顯示器(頭戴顯示器)、導航系統、聲音重放裝置(車輛音響設備和組合音響)、膝上計算機、游戲機、便攜式信息終端(移動計算機、移動電話、便攜式游戲機、電子記事本等)、包括記錄媒質的圖像再現裝置(更具體地說是能夠再現諸如數字視盤(DVD)之類的記錄媒質的裝置，包括用來顯示再現圖像的顯示器)等等。圖17分別示出了這種電子裝置的各種具體例子。
圖17A示出了液晶顯示器件，它包括機箱2001、支座2002、顯示部分2003、揚聲器部分2004、視頻輸入端子2005等。根據本發明的圖像顯示器件可應用于顯示部分2003。液晶顯示器件包括用來顯示信息的整個顯示器件，例如個人計算機、電視廣播接收機、以及廣告顯示器。
圖17B示出了數碼靜物相機，它包括主題2101、顯示部分2102、圖像接收部分2103、操作鍵2104、外部連接端口2105、快門2106等。根據本發明的圖像顯示器件能夠被用作顯示部分2102。
圖17C示出了膝上計算機，它包括主體2201、機箱2202、顯示部分2203、鍵盤2204、外部連接端口2205、鼠標2206等。根據本發明的圖像顯示器件能夠被用作顯示部分2203。
圖17D示出了移動計算機，它包括主體2301、顯示部分2302、開關2303、操作鍵2304、紅外端口2305等。根據本發明的圖像顯示器件能夠被用作顯示部分2302。
圖17E示出了包括記錄媒質的便攜式圖像再現裝置(更具體地說是DVD重放裝置)，它包括主體2401、機箱2402、顯示部分A 2403、另一個顯示部分B 2404、記錄媒質(DVD等)讀出部分2405、操作鍵2406、揚聲器部分2407等。顯示部分A 2403主要被用來顯示圖像信息，而顯示部分B 2404主要被用來顯示字符信息。根據本發明的圖像顯示器件能夠被用作顯示部分A 2403和顯示部分B 2404。包括記錄媒質的圖像再現裝置還包括游戲機等。
圖17F示出了風鏡式顯示器(頭戴顯示器)，它包括主體2501、顯示部分2502、鏡臂部分2503等。根據本發明的圖像顯示器件能夠被用作顯示部分2502。
圖17G示出了攝象機，它包括主體2601、顯示部分2602、機箱2603、外部連接端口2604、遙控接收部分2605、圖像接收部分2606、電池2607、聲音輸入部分2608、操作鍵2609等。根據本發明的圖像顯示器件能夠被用作顯示部分2602。
圖17H示出了移動電話，它包括主體2701、機箱2702、顯示部分2703、聲音輸入部分2704、聲音輸出部分2705、操作鍵2706、外部連接端口2707、天線2708等。根據本發明的圖像顯示器件能夠被用作顯示部分2703。
下面解釋采用根據本發明的圖像顯示器件的投影儀(背投型和正投型)。圖18和19示出了這些投影儀的例子。
圖18A是正投型投影儀，它由光源光學系統和顯示器件7601和屏幕7602構成，本發明可以被應用于顯示部分7601。
圖18B是背投型投影儀，它由主體7701、光源光學系統和顯示器件7702、平面鏡7703、平面鏡7704、以及屏幕7705構成。本發明能夠被應用于顯示部分7702。
注意，圖18C示出了圖18A或18B中的光源光學系統和顯示部分7601或7702的結構的例子。光源光學系統和顯示部分7601或7702由光源光學系統7801、平面鏡7802和7804至7806、分色鏡7803、光學系統7807、顯示部分7808、相位差片7809、以及投影光學系統7810構成。投影光學系統7810由多個配備有投影透鏡的光學透鏡構成。此結構由于采用3個顯示部分7808而被稱為3片系統。而且，操作人員可以在圖18C中箭頭所示的光路中提供光學透鏡、具有偏振功能的薄膜、用來調節相位差的薄膜、紅外薄膜等。
而且，圖18D示出了圖18C中的光源光學系統7801的結構的例子。在此實施方案中，光源光學系統7801由反射器7811、光源7812、透鏡陣列7813和7814、偏振轉換元件7815、以及會聚透鏡7816構成。注意，圖18D所示的光源光學系統是一個例子，并不局限于這種結構。例如，操作人員可以適當地提供光源透鏡、具有偏振功能的薄膜、用來調節相位差的薄膜、紅外薄膜等。
圖18C示出了3片系統的例子，而圖19A示出了單片系統的例子。圖19A所示的光源光學系統和顯示部分由光源光學系統1901、顯示器件1902、投影光學系統7903、以及相位差片7904構成。投影光學系統7903由多個具有投影透鏡的光學透鏡構成。圖19A所示的光源光學系統和顯示部分可以被應用于圖18A和18B中的光源光學系統和顯示部分7601和7702。而且，光源光學系統7901可以采用圖18D所示的光源光學系統。注意，顯示部分1902配備有彩色濾光片(未示出)，并顯示彩色圖像。
而且，圖19B所示的光源光學系統和顯示部分是圖19A的一個實用例子，且使用RGB旋轉彩色濾光盤7905來顯示彩色圖像，而不是提供彩色濾光片。圖19B所示的光源光學系統和顯示部分可以被應用于圖18A和18B所示的光源光學系統和顯示部分7601和7702。
而且，圖19C所示的光源光學系統和顯示部分被稱為無彩色濾光片的單片系統。此系統在顯示部分7916中提供微透鏡陣列7915，并利用分色鏡(綠色)7912、分色鏡(紅色)7913、以及分色鏡(藍色)7914來顯示彩色圖像。投影光學系統7917由多個配備有投影透鏡的光學透鏡構成。圖19C所示的光源光學系統和顯示部分可以被應用于圖18A和18B所示的光源光學系統和顯示部分7601和7702。而且，除了光源之外，采用耦合透鏡和準直透鏡的光學系統也可以被用作光源光學系統7911。
如上所述，本發明的圖像顯示器件的應用范圍極為廣泛，且本發明可以被應用于各種領域的電子裝置。借助于組合實施方案1至5，能夠實現本發明的電子裝置。
根據本發明，利用上述結構，信號線驅動電路中的電路元件的數目能夠被減少到常規情況下的n分之一。于是，能夠大幅度減小信號線驅動電路的面積，這對于圖像顯示器件的小型化是有效的，并能夠降低圖像顯示器件的成本和改善成品率。而且，由于具有不同灰度的象素沿水平方向的位置被改變，故即使不改變幀頻率，人眼也難以視覺識別垂直條紋。
權利要求
1.一種圖像顯示器件，它包含信號線驅動電路；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；且選擇此n×k個信號線的順序是可變的。
2.根據權利要求1的器件，其中信號線選擇電路具有模擬開關，且選擇此n×k個信號線的順序決定于輸入到模擬開關的選擇信號。
3.根據權利要求1的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
4.根據權利要求1的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
5.根據權利要求1的器件，其中信號線驅動電路包含單晶晶體管。
6.一種采用權利要求1所述的器件的電子設備。
7.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；選擇此n×k個信號線的順序在相繼產生的水平掃描周期之間彼此不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
8.根據權利要求7的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
9.根據權利要求7的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
10.根據權利要求7的器件，其中信號線驅動電路包含單晶晶體管。
11.一種采用權利要求7所述的器件的電子設備。
12.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；選擇此n×k個信號線的順序在相繼產生的幀周期之間彼此不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
13.根據權利要求12的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
14.根據權利要求12的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
15.根據權利要求12的器件，其中信號線驅動電路包含單晶晶體管。
16.一種采用權利要求12所述的器件的電子設備。
17.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；選擇此n×k個信號線的順序在相繼產生的水平掃描周期之間彼此不同；選擇此n×k個信號線的順序在相繼產生的幀周期之間彼此不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
18.根據權利要求17的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
19.根據權利要求17的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
20.根據權利要求17的器件，其中信號線驅動電路包含單晶晶體管。
21.一種采用權利要求17所述的器件的電子設備。
22.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；選擇此n×k個信號線的順序在相繼產生的水平掃描周期之間彼此不同；控制器包括寄存器，且選擇此n×k個信號線的順序作為數據被存儲在控制器的寄存器中；且選擇此n×k個信號線的順序決定于根據存儲在寄存器中的數據而在控制器中產生的選擇信號。
23.根據權利要求22的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
24.根據權利要求22的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
25.根據權利要求22的器件，其中信號線驅動電路包含單晶晶體管。
26.一種采用權利要求22所述的器件的電子設備。
27.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；信號線選擇電路具有模擬開關；選擇此n×k個信號線的順序在相繼產生的水平掃描周期之間彼此不同；選擇此n×k個信號線的順序決定于控制器中產生的選擇信號；且選擇信號被輸入到模擬開關。
28.根據權利要求27的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
29.根據權利要求27的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
30.根據權利要求27的器件，其中信號線驅動電路包含單晶晶體管。
31.一種采用權利要求27所述的器件的電子設備。
32.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；信號線選擇電路具有模擬開關；選擇此n×k個信號線的順序在相繼產生的水平掃描周期之間彼此不同；控制器包括寄存器，且選擇此n×k個信號線的順序作為數據被存儲在控制器的寄存器中；選擇此n×k個信號線的順序決定于根據存儲在寄存器中的數據而在控制器中產生的選擇信號；且選擇信號被輸入到模擬開關。
33.根據權利要求32的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
34.根據權利要求32的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
35.根據權利要求32的器件，其中信號線驅動電路包含單晶晶體管。
36.一種采用權利要求32所述的器件的電子設備。
37.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；在n×k個信號線中，在一個水平掃描周期中被選擇的第一信號線，在相繼產生的水平掃描周期之間不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
38.根據權利要求37的器件，其中信號線選擇電路具有模擬開關；且選擇信號被輸入到模擬開關。
39.根據權利要求37的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
40.根據權利要求37的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
41.根據權利要求37的器件，其中信號線驅動電路包含單晶晶體管。
42.一種采用權利要求37所述的器件的電子設備。
43.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；在n×k個信號線中，在一個水平掃描周期中被選擇的第一信號線，在相繼產生的水平掃描周期之間不同；控制器包括寄存器，且選擇此n×k個信號線的順序作為數據被存儲在控制器的寄存器中；且選擇此n×k個信號線的順序決定于根據存儲在寄存器中的數據而在控制器中產生的選擇信號。
44.根據權利要求43的器件，其中信號線選擇電路具有模擬開關；且選擇信號被輸入到模擬開關。
45.根據權利要求43的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
46.根據權利要求43的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
47.根據權利要求43的器件，其中信號線驅動電路包含單晶晶體管。
48.一種采用權利要求43所述的器件的電子設備。
49.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；在一個水平掃描周期中選擇此n×k個信號線的順序，在每個水平掃描周期中被隨機地改變；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
50.根據權利要求49的器件，其中信號線選擇電路具有模擬開關；且選擇信號被輸入到模擬開關。
51.根據權利要求49的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
52.根據權利要求49的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
53.根據權利要求49的器件，其中信號線驅動電路包含單晶晶體管。
54.一種采用權利要求49所述的器件的電子設備。
55.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；在一個水平掃描周期中選擇此n×k個信號線的順序，在每個水平掃描周期中被隨機地改變；控制器包括寄存器，且選擇此n×k個信號線的順序作為數據被存儲在控制器的寄存器中；且選擇此n×k個信號線的順序決定于根據存儲在寄存器中的數據而在控制器中產生的選擇信號。
56.根據權利要求55的器件，其中信號線選擇電路具有模擬開關；且選擇信號被輸入到模擬開關。
57.根據權利要求55的器件，還包含用來將數字視頻信號轉換成模擬視頻信號的D/A轉換電路。
58.根據權利要求55的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
59.根據權利要求55的器件，其中信號線驅動電路包含單晶晶體管。
60.一種采用權利要求55所述的器件的電子設備。
61.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用來存儲m位(m是自然數)的數字視頻信號的第一存儲電路、用來存儲第一存儲電路的輸出信號的第二存儲電路、用來將第二存儲電路的輸出信號轉換成模擬視頻信號的D/A轉換電路、以及用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；第一存儲電路的數目和第二存儲電路的數目分別是m和k；選擇此n×k個信號線的順序，在相繼產生的水平掃描周期之間彼此不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
62.根據權利要求61的器件，其中第一存儲電路和第二存儲電路分別是鎖存器。
63.根據權利要求62的器件，其中鎖存器包含模擬開關和保持電容器。
64.根據權利要求62的器件，其中鎖存器包含時鐘反相器。
65.根據權利要求62的器件，其中鎖存器包含模擬開關和多個反相器。
66.根據權利要求61的器件，其中D/A轉換電路是上升型D/A轉換電路。
67.根據權利要求61的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
68.根據權利要求61的器件，其中信號線驅動電路包含單晶晶體管。
69.一種采用權利要求61所述的器件的電子設備。
70.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用來存儲m位(m是自然數)的數字視頻信號的第一存儲電路、用來存儲第一存儲電路的輸出信號的第二存儲電路、用來將第二存儲電路的輸出信號轉換成模擬視頻信號的D/A轉換電路、以及用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；第一存儲電路的數目和第二存儲電路的數目分別是m和k；在n×k個信號線中，在一個水平掃描周期中被選擇的第一信號線，在相繼產生的水平掃描周期之間不同；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
71.根據權利要求70的器件，其中第一存儲電路和第二存儲電路分別是鎖存器。
72.根據權利要求71的器件，其中鎖存器包含模擬開關和保持電容器。
73.根據權利要求71的器件，其中鎖存器包含時鐘反相器。
74.根據權利要求71的器件，其中鎖存器包含模擬開關和多個反相器。
75.根據權利要求70的器件，其中D/A轉換電路是上升型D/A轉換電路。
76.根據權利要求70的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
77.根據權利要求70的器件，其中信號線驅動電路包含單晶晶體管。
78.一種采用權利要求70所述的器件的電子設備。
79.一種圖像顯示器件，它包含信號線驅動電路；控制器；以及n×k(n和k都是自然數)個信號線，其中信號線驅動電路包括用來存儲m位(m是自然數)的數字視頻信號的第一存儲電路、用來存儲第一存儲電路的輸出信號的第二存儲電路、用來將第二存儲電路的輸出信號轉換成模擬視頻信號的D/A轉換電路、以及用k個信號線來選擇此n×k個信號線以便輸入模擬視頻信號的信號線選擇電路；第一存儲電路的數目和第二存儲電路的數目分別是m和k；在一個水平掃描周期中選擇此n×k個信號線的順序，在每個水平掃描周期中被隨機地改變；且選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
80.根據權利要求79的器件，其中第一存儲電路和第二存儲電路分別是鎖存器。
81.根據權利要求80的器件，其中鎖存器包含模擬開關和保持電容器。
82.根據權利要求80的器件，其中鎖存器包含時鐘反相器。
83.根據權利要求80的器件，其中鎖存器包含模擬開關和多個反相器。
84.根據權利要求79的器件，其中D/A轉換電路是上升型D/A轉換電路。
85.根據權利要求79的器件，其中信號線驅動電路包含多晶硅薄膜晶體管。
86.根據權利要求79的器件，其中信號線驅動電路包含單晶晶體管。
87.一種采用權利要求79所述的器件的電子設備。
88.一種用模擬視頻信號來驅動顯示圖像的圖像顯示器件的方法，它包含在一個水平掃描周期中用k個信號線將模擬視頻信號依次輸入到n×k(n和k都是自然數)個信號線，其中選擇此n×k個信號線的順序在相繼產生的二個水平掃描周期之間彼此不同。
89.根據權利要求88的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
90.根據權利要求88的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于根據存儲在包括在控制器中的寄存器中的數據而在控制器中產生的選擇信號。
91.根據權利要求88的驅動圖像顯示器件的方法，其中借助于根據存儲在控制器的寄存器中的數據將控制器中產生的選擇信號輸入到信號線驅動電路的模擬開關而確定選擇此n×k個信號線的順序。
92.根據權利要求88的驅動圖像顯示器件的方法，其中借助于用D/A轉換電路對數字視頻信號進行轉換而得到模擬視頻信號。
93.一種用模擬視頻信號來驅動顯示圖像的圖像顯示器件的方法，它包含在一個水平掃描周期中用k個信號線將模擬視頻信號依次輸入到n×k(n和k都是自然數)個信號線，其中選擇此n×k個信號線的順序在相繼產生的二個幀周期之間彼此不同。
94.根據權利要求93的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
95.根據權利要求93的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于根據存儲在包括在控制器中的寄存器中的數據而在控制器中產生的選擇信號。
96.根據權利要求93的驅動圖像顯示器件的方法，其中借助于根據存儲在控制器的寄存器中的數據將控制器中產生的選擇信號輸入到信號線驅動電路的模擬開關而確定選擇此n×k個信號線的順序。
97.根據權利要求93的驅動圖像顯示器件的方法，其中借助于用D/A轉換電路對數字視頻信號進行轉換而得到模擬視頻信號。
98.一種用模擬視頻信號來驅動顯示圖像的圖像顯示器件的方法，它包含在一個水平掃描周期中用k個信號線將模擬視頻信號依次輸入到n×k(n和k都是自然數)個信號線，其中選擇此n×k個信號線的順序在相繼產生的二個水平掃描周期之間彼此不同，且選擇此n×k個信號線的順序在相繼產生的二個幀周期之間彼此不同。
99.根據權利要求98的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
100.根據權利要求98的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于根據存儲在控制器的寄存器中的數據而在控制器中產生的選擇信號。
101.根據權利要求98的驅動圖像顯示器件的方法，其中借助于根據存儲在控制器的寄存器中的數據將控制器中產生的選擇信號輸入到信號線驅動電路的模擬開關而確定選擇此n×k個信號線的順序。
102.根據權利要求98的驅動圖像顯示器件的方法，其中借助于用D/A轉換電路對數字視頻信號進行轉換而得到模擬視頻信號。
103.一種用模擬視頻信號來驅動顯示圖像的圖像顯示器件的方法，它包含在一個水平掃描周期中用k個信號線將模擬視頻信號依次輸入到n×k(n和k都是自然數)個信號線，其中在n×k個信號線中，在一個水平掃描周期中被選擇的第一信號線在相繼產生的二個水平掃描周期之間不同。
104.根據權利要求103的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
105.根據權利要求103的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于根據存儲在包括在控制器中的寄存器中的數據而在控制器中產生的選擇信號。
106.根據權利要求103的驅動圖像顯示器件的方法，其中借助于根據存儲在控制器的寄存器中的數據將控制器中產生的選擇信號輸入到信號線驅動電路的模擬開關而確定選擇此n×k個信號線的順序。
107.根據權利要求103的驅動圖像顯示器件的方法，其中借助于用D/A轉換電路對數字視頻信號進行轉換而得到模擬視頻信號。
108.一種用模擬視頻信號來驅動顯示圖像的圖像顯示器件的方法，它包含在一個水平掃描周期中用k個信號線將模擬視頻信號依次輸入到n×k(n和k都是自然數)個信號線，其中選擇此n×k個信號線的順序，在每個水平掃描周期中被隨機地改變。
109.根據權利要求108的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于控制器中產生的選擇信號。
110.根據權利要求108的驅動圖像顯示器件的方法，其中選擇此n×k個信號線的順序決定于根據存儲在控制器的寄存器中的數據而在控制器中產生的選擇信號。
111.根據權利要求108的驅動圖像顯示器件的方法，其中借助于根據存儲在控制器的寄存器中的數據將控制器中產生的選擇信號輸入到信號線驅動電路的模擬開關而確定選擇此n×k個信號線的順序。
112.根據權利要求108的驅動圖像顯示器件的方法，其中借助于用D/A轉換電路對數字視頻信號進行轉換而得到模擬視頻信號。
全文摘要
數字系統信號線驅動電路在圖像顯示器件中占據的面積大,這阻礙了顯示器件的小型化。信號線驅動電路中的存儲電路和D/A轉換電路被n(“n”是等于或大于2的自然數)個信號線共用。一個水平掃描周期被分成n個周期,而在各個被分割的周期中,存儲電路和D/A轉換電路分別對不同的信號線進行處理。于是能夠驅動所有的信號線。因此,信號線驅動電路中的存儲電路的數目和D/A轉換電路的數目能夠被減少到常規情況的n分之一。
文檔編號G09G3/36GK1390040SQ02122429
公開日2003年1月8日 申請日期2002年6月6日 優先權日2001年6月6日
發明者田中幸夫, 淺見宗廣, 久保田靖, 鷲尾一 申請人:株式會社半導體能源研究所, 夏普公司