技術編號：7509946
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明涉及延遲電路，更具體地說，涉及利用延遲鎖定環來產生用于匹配其它電路中的延遲的數字指針的延遲元件。延遲鎖定環(DLL)用于把周期性的輸入信號與輸出信號進行比較。用這種方法可以把信號之間的相位差調整到接近零。參考附圖說明圖1，圖中示出傳統的DLL 10。輸入信號CKin輸入到延遲線12和相位比較器14。利用相位比較器14把輸出信號CKout與輸入信號CKin進行比較。相位比較器14調整或調節延遲線12，以便在輸入信號和輸出信號之間形成零相位差。當輸入信號...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。