技術編號：6834194
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發明是有關于一種半導體基底工序系統，且特別是有關于一種可以控制在半導體基底工序系統所進行的蝕刻工序的精確度和再現性的方法。背景技術 為了增加集成電路的操作速度，組件(例如是晶體管、電容等)愈來愈小型化。一種制造此種組件的方法是在一材料層(即下層)上形成一層圖案掩模(例如光阻掩模)，然后，以圖案化的光阻掩模圍蝕刻掩模蝕刻材料層。通常，蝕刻掩模是復制其下層將被形成(蝕刻)的結構，因此，蝕刻掩模與下層將形成的結構具有相同的形狀尺寸。蝕刻工序的工序變異可能會使得...
注意：該技術已申請專利，請尊重研發人員的辛勤研發付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業用途。
該專利適合技術人員進行技術研發參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。