專利名稱：控制蝕刻工序的精確度和再現性的方法
技術領域：
本發明是有關于一種半導體基底工序系統，且特別是有關于一種可以控制在半導體基底工序系統所進行的蝕刻工序的精確度和再現性的方法。
背景技術：
為了增加集成電路的操作速度，組件(例如是晶體管、電容等)愈來愈小型化。一種制造此種組件的方法是在一材料層(即下層)上形成一層圖案掩模(例如光阻掩模)，然后，以圖案化的光阻掩模圍蝕刻掩模蝕刻材料層。通常，蝕刻掩模是復制其下層將被形成(蝕刻)的結構，因此，蝕刻掩模與下層將形成的結構具有相同的形狀尺寸。
蝕刻工序的工序變異可能會使得一組(即一批)晶片其蝕刻后的結構的尺寸的統計分布變寬(亦即σ較大，其中σ為標準差)。一種控制蝕刻工序的精確度和再現性的方法是測量蝕刻掩模和所形成的結構的最小寬度，例如是線、柱、開口、線和線之間的間隙等。此處的最小寬度即已知的“關鍵尺寸”或“CD”。在先進的超大尺寸積體(ULSI)電路中，關鍵尺寸通常約為20至200nm的亞微米尺寸。
蝕刻工序處方的參數通常是依照即將蝕刻的晶片上的圖案化光阻掩模的關鍵尺寸測量值的統計結果來選擇。在進行蝕刻工序之后，移除圖案化光阻掩模與蝕刻后的殘留物，測量蝕刻后的結構的尺寸并平均之，然后再依照此結果調整后續的蝕刻工序處方。通常，光阻掩模和蝕刻后的殘留物是以濕式剝除法移除。濕式剝除工序是一種非實時(exsitu)工序，為改善蝕刻工序的精確度和再現性，所接收的校正回饋通常會產生嚴重的延遲(例如1-2小時)。
因此，目前需要一種改善方法，以在半導體基底工序系統中制造半導體組件期間控制蝕刻工序的精確度和再現性。

發明內容
本發明提出一種控制蝕刻工序精確度和再現性的方法。本發明的實施例是在工序基座(例如群集工具)上實施。此方法可實時(in-situ)得到有力的蝕刻前數據和蝕刻后數據。此方法的步驟包括取得基底上的圖案在蝕刻前的關鍵尺寸測量值，蝕刻該圖案，修整被蝕刻的基底以減少和/或移除蝕刻時沉積在圖案側壁上的聚合物，取得蝕刻后的關鍵尺寸的測量值。所測得的關鍵尺寸值可用來調整蝕刻工序，以改善組件工序的精確度與再現性。
在本發明的另一實施例中，蝕刻方法的步驟包括測量一部分的圖案化的掩模的尺寸，依照測量值改變工序處方以修整圖案化的掩模，再以修整后的圖案化掩模為蝕刻掩模以蝕刻一層或多層材料層，測量所蝕刻的結構的尺寸，及依照蝕刻后測量的結果調整修整處方及/或蝕刻處方。在側壁的殘留物減少後，可采用光學散測測量技術進行蝕刻后的測量。因此，在基底進行蝕刻之后，可立刻進行蝕刻后的測量(例如在蝕刻后所進行的濕式清潔程序之前)，以提供實時回饋并提供用于蝕刻后續的基底的工序監測信息。在一應用例中，此方法可用于控制蝕刻場效應晶體管的柵極結構的精確度及再現性。
為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是依照本發明實施例所繪示的一種控制蝕刻工序的精確度和再現性的方法的流程圖。
圖2A-2D是繪示一種是依照圖1的方法在基底上形成具有場效應晶體管的柵極結構的制造流程剖面圖。
圖3是繪示一種可用來實施本發明的蝕刻裝置的示意圖。
圖4是繪示一種可用來實施本發明的蝕刻掩模剝除裝置的示意圖。
圖5是繪示一種可用以實施本發明集成半導體基底工序系統的上視圖。
為使本發明可被清楚了解，圖式中相同的組件是以相同的標號來表示。
然而，值得注意的是，本發明的圖式僅用以說明本發明較佳實施例，而非用以限制本發明的范圍，本發明亦可用于其它等效的實施例中。
主要元件符號說明100程序101、102、104、106、108、110、112、114、116、117、118步驟200基底202堆棧膜203表面204柵介電層206柵極層
207聚合殘留層209、211、215寬度212圖案掩模213抗反射涂布(ARC)光學膜214硬掩模層216柵極217厚度218、220輪廓219硬掩模232、234區域236信道區300、400反應器310、402工序腔室310導電殼體312感應線圈組件314晶片316晶片支座、陰極318等離子體電源319、324匹配網絡320頂板322偏壓電源326入口327節流閥330壁面334電性接地
336真空泵338氣體面板340控制器342內存344中央工序單元346支持電路(support circuit)348氣體源349氣體導管350氣體混合物404基底基座410、412部分414真空泵416側壁418殼蓋420氣體配送板422氣體混合空間424反應空間426晶片428充氣燈430嵌入式電阻加熱器432導管434供應源436排出口438節流閥440支持系統
442遠程等離子體腔室444氣體面板446電源448射頻產生器450調整組件452涂布器454中央工序單元456內存458支持電路460接地的參考點462等離子體464工序氣體466導管468入口500集成的工序系統502加載/載出模塊506晶片傳送盒510、512、514、516、518工序模塊522加載互鎖真空室524工廠接口526測量模塊528工序空間530機器手臂540系統控制器
具體實施例方式
本發明實施例是有關于一種在工序基座(例如是群集工具)中蝕刻的方法，此方法可實時(in-situ)得到有力的蝕刻前數據和蝕刻后數據。此方法的步驟包括取得基底上的圖案在蝕刻前的關鍵尺寸測量值，蝕刻該圖案，修整被蝕刻的基底以減少和/或移除蝕刻時沉積在圖案側壁上的聚合物，取得蝕刻后的關鍵尺寸的測量值。所測得的關鍵尺寸可用來調整蝕刻工序，以改善組件工序的精確度與再現性。
本發明可以精確且準確地調整晶片之間的蝕刻工序，以增進工序的再現性。通常本發明是用于在半導體基底工序系統中制造超大型積體半導體組件和電路。
圖1是依照本發明實施例所繪示的一種控制蝕刻工序的精確度和再現性的方法的流程圖，如程序(sequence)100所示。程序100包括數個在薄膜上所進行的蝕刻工序步驟。
圖2A-2D是繪示具有場效應晶體管的柵極結構的基底的制造流程剖面圖，其中所蝕刻的柵極的精確度和再現性是依照程序100的步驟來控制。在圖2A-2D的剖面圖是簡要地表示本發明的工序，其并未依照比例來繪示。為了更清楚了解本發明，讀者可同時參照圖1和圖2A-2D。
在一應用例中，以程序100進行蝕刻的場效應晶體管的柵極，例如是一互補式金氧半導(CMOS)場效應晶體管的柵極。
請參照圖2A，程序100始于步驟101，接著進行步驟102，在基底200上形成一層圖案掩模212，例如是光阻圖案掩模。圖案掩模212可包括一層抗反射涂布(ARC)光學膜213(僅繪示于圖2A，以虛線表示)。基底200，例如是硅晶片，其具有區域232與區域234(虛線繪示之處)，此二區域為后續柵極結構形成后進行離子植入工序以形成源極和漏極之處。各個即將形成的晶體管的源極區和漏極區232、234之間的區域為信道區236。基底200更包括一個用來形成柵極結構的堆棧膜202與一層光學硬掩模層214。堆棧膜202通常包括一層柵極層206和一層柵介電層204。
在一實施例中，柵極層206為一層厚度約為500埃至3000埃的摻雜復晶硅，柵介電層204為厚度約為10埃至60埃的介電材料，例如是氧化硅(SiO2)。或者，柵介電層204亦可包括一種或多種介電常數大于4.0的高介電常數材料，例如是二氧化鉿(HfO2)、氮氧化硅鉿(HfSiON)、鈦酸鋇鍶(BaSrTiO3或BST)、鋯酸鈦酸鉛(Pb(ZrTi)O3或PZT)等。然而，值得注意的是，堆棧膜202可包括其它材料所形成的薄膜和具有不同厚度的薄膜。
硬掩模層214可包括例如是氧化硅(SiO2)、n-摻雜氧化硅、氮氧化硅(SiOxNy)，其中x和y為整數)、氮化硅(Si3O4)、二氧化鉿(HfO2)、非晶型碳(即α-碳)等。
堆棧膜202的各膜層和硬掩模層214可以以習知的沉積技術來形成，例如是原子層沉積法(ALD)、物理氣相沉積法(PVD)、化學氣相沉積法(CVD)、等離子體增強型化學氣相沉積法(PECVD)等。CMOS場效應晶體管可以采用CENTURA、ENDURA的工序模塊或是其它的工序系統來制造，這一些系統可由美國加州的應用材料公司取得。
若基底200上有硬掩模層214時，通常可以圖案掩模212作為形成硬掩模219和蝕刻柵極層206的蝕刻掩模。之后，再以硬掩模219作為蝕刻柵介電層204的蝕刻掩模。
光阻掩模212可以采用微影工序來形成。由于微影工序的光學限制，通常所形成的光阻掩模會復制其下層預定蝕刻的結構。在一實施例中，所形成的光阻掩模有一最小寬度209，其大于預定蝕刻的結構的寬度。在進行微影工序之后，以光阻掩模212作為蝕刻硬掩模層214或堆棧膜202的蝕刻掩模之前，對光阻掩模212進行修整，以使其具有預定的寬度211(以下說明請參考步驟106和圖2B)。
步驟104，是測量每一批即將進行蝕刻的晶片中具有最小寬度209(即關鍵尺寸，或稱CD)的圖案掩模212的尺寸，其測量(即蝕刻前的測量)的方法例如是可以采用光學測量工具。通常，光學測量工具是使用一種或多種非破壞性的測量技術，例如是光譜、干涉儀、散射儀、反射儀、橢圓儀等。這一些光學測量工具可以是集成半導體晶片工序系統的一個組件。在一實施例中，光學測量工具為CENTURA系統的TRANSFORMATM測量系統，其是采用散射測量技術來進行關鍵尺寸的量測。
TRANSFORMATM測量系統可由美國加州應用材料公司取得，其揭露于2002年11月26日所申請的美國專利第6,486,492號以及2002年5月14日所申請的美國專利第6,388,253號專利中，此二專利并入本案參考。通常，關鍵尺寸的測量是針對基底上數個重要的區域(例如5至9個或更多個區域)來進行的，然后再取其平均值。
步驟106，是修整圖案化的蝕刻掩模212，以使其具有預定的寬度211(圖2B)。步驟106是依據步驟104所進行的蝕刻后測量的結果來決定所采用的修整工序處方。尤其是，這一些測量的結果，可以以半導體晶片工序系統的系統控制器的工序器或是蝕刻反應器的控制器的工序器來決定其修整圖案化的蝕刻掩模212的工序處方，以使其具有所需的寬度211。
修整工序通常是在光阻掩模212上進行的等向性蝕刻工序(例如是等向性等離子體蝕刻工序)，以縮減其寬度209。修整工序的實例例如是2003年1月6日提出申請的美國專利申請號第10/338,251號所揭露者，其內容并入本案參考。請參照圖2B，修整圖案掩模212，使其修整后的寬度211小于微影的圖案掩模212的寬度209(如圖2A所示)。
修整工序可以采用等離子體蝕刻反應器來進行的，例如是CENTURA系統的去耦合等離子體源(DPS)II模塊。DPS II模塊(其說明如后圖3所述)所使用的電源(即感應耦合天線)可產生高密度感應耦合等離子體。為了判斷蝕刻工序的終點，DPS II模塊可包括一個終點偵測系統，其可監測特定波長所發射的等離子體、控制工序時間或進行雷射干涉等。
當光學抗反射涂布層(ARC)213或硬掩模層214存在時，這一些材料層可在同一個蝕刻反應室中同時進行蝕刻。抗反射涂布層213的材質為有機材料(例如是聚醯胺、聚石風等)時，其可與光阻掩模212同時被蝕刻并修整成具有寬度211者。抗反射涂布層213為無機材料(例如是氮化硅(Si3N4)、氮氧化硅(SiON)、碳化硅(SiC)等)時，其可在蝕刻反應器(即同時(in-situ))中，采用習知的工序處方，以修整后的光阻圖案掩模作為蝕刻掩模，同時與硬掩模層214被非等向性蝕刻成具有寬度211者。或者，無機抗反射涂布層213或硬掩模層214可和下層的柵極層206同時一起蝕刻。
步驟108，是以習知適于蝕刻的蝕刻劑來蝕刻堆棧膜202的下層材料層。通常，在進行此蝕刻工序時會產生一些非揮發性的副產物，形成蝕刻后殘留物(post-etch residue)，而殘留在所蝕刻的結構的側壁及基底上。
請參照圖2C，步驟108，是以等離子體蝕刻復晶硅(Si)柵極層206，以形成柵極216。柵極層206可以采用含有鹵素的氣體混合物來進行等離子體蝕刻。含有鹵素的氣體混合物可包括一種或是多種含有鹵素的氣體例如是氯氣(Cl2)、溴化氫(HBr)、四氟化碳(CF4)等，以及含氧氣體(例如氧氣(O2)、氦和氧的混合氣體(即He-O2)等)。含氧氣體可在柵極216的側壁形成一層保護氧化膜。含有鹵素的氣體混合物可選擇性包括惰性的稀釋氣體，例如是氮氣(N2)、氬氣(Ar)、氦氣(He)、氖氣(Ne)等至少其中一種。在一實施例中，步驟108可以以光阻212做為蝕刻掩模；柵介電層204(例如二氧化鉿)做為蝕刻終止層。
在一說明例中，含有復晶硅的柵極層206是在DPS II模塊中進行蝕刻，其蝕刻是通入20至300sccm流動速率的溴化氫(HBr)、20至300sccm流動速率的氯氣(Cl2)(即HBr∶Cl2的流動速率比為1∶15至15∶1)、0至200sccm流動速率的氮氣，施加到感應耦合天線的功率為200至3000瓦之間，施加在陰極的偏壓功率為0至300瓦之間，晶片的溫度維持在攝氏20至80度之間，工序腔室的壓力則維持在2至100mTorr之間。在一工序例中，是通入40sccm流動速率的HBr、40sccm流動速率的Cl2(即HBr∶Cl2的流動速率比約為1∶1)、20sccm流動速率的氮氣，施加在天線的功率為1100瓦，施加在陰極的偏壓功率為20瓦，晶片的溫度維持在攝氏45度，腔室的壓力則維持在45mTorr。此工序中，復晶硅(材料層206)和二氧化鉿(材料層204)之間的蝕刻選擇比至少為100∶1；復晶硅和光阻(掩模212)之間的蝕刻選擇比則約為3∶1。
在進行步驟108時，柵極層206所移除的一部份材料會與蝕刻氣體混合物中的成分(例如含鹵素的氣體)以及掩模212的成分產生非揮發性的物質。這一些非揮發性物質會再沉積在基底200上，而形成聚合殘留層207(圖2C中虛線繪示之處)。通常，聚合殘留層207是形成在柵極216的側壁上、柵介電層204的表面203上以及基底200上，其厚度217約為10至400埃。通常在側壁205上至少有此厚度。為能精確測量柵極216其蝕刻后的寬度215，通常必須等到其側壁上的殘留物的厚度減少到一定程度才能進行測量。此種測量方法例如是光學散射。若是側壁上的沉積物(例如聚合殘留層207)的厚度大約是不大于10nm，則可不需進行蝕刻后工序工序，而直接進行光學散射測量法來進行測量。因此，若是結構其側壁上的聚合殘留物的厚度不大于10nm時，可以采用TRANSFORMATM測量系統來精確測量結構在進行蝕刻步驟108之后的關鍵尺寸。
在進行步驟108之后，若是側壁205上的聚合殘留層207的厚度217小于或約為10nm時，則進行步驟112。或者，若是厚度大于10nm則進行程序100的步驟110。
步驟110，是以等離子體剝除工序(圖2D)來壓合或出氣聚合殘留層207以及光阻掩模212，或是至少移除一部分的聚合殘留層207。通常步驟110，是使聚合殘留層207薄化和/或使其密度增加，由于聚合殘留層的移除量是可以改變的，因此此步驟的工序裕度(process window)相當寬。
在一實施例中，移除的工序可采用含有氮氣和氫氣，或是含氮氣和氧氣的混合氣體。步驟110可移除復晶硅電極輪廓218的側壁205上以及光阻掩模212的輪廓220上厚度213大約不大于10nm的殘留物(輪廓218、220如圖2D虛線所示)。
移除工序可以采用例如是CENTURA系統的AXIOMTM模塊(其可由美國加州應用材料公司購得)來進行的。AXIOMTM模塊是一種遠程等離子體反應器，其可限制射頻(RF)等離子體，僅讓反應性的中性物種通過工序腔室的反應空間。這種限制方式可以防止基底或基底上的電路遭受等離子體的破壞。與DPS II反應器相同的是，AXIOMTM模塊亦可使用一個終點偵測系統。AXIOMTM模塊的內容詳細說明于2002年10月4日所申請的美國專利第10/264,664號專利中，其內容并入本案參考。此反應器的重要特征將配合圖4詳述于后。另一種選擇是，剝除工序可采用DPS II模塊來進行。
在一說明例中，聚合殘留層207和光阻掩模212可以以AXIOMTM模塊來進行壓合/出氣，其可提供流動速率為300至1000sccm的氮氣、0至100sccm的氫氣(即N2∶H2的流動速率比為3∶1至100％的N2)、1000至5000sccm的氧氣，在約為200至600kHz下其施加于感應耦合電源以產生遠程等離子體的功率約為1000至7000瓦，晶片的溫度維持在攝氏200至350度之間，工序腔室的壓力在500至2000mTorr之間。在一工序例中，氮氣的流動速率為768sccm、氫氣的流動速率為32sccm(即N2∶H2的流動速率比約為24∶1)、氧氣的流動速率為3500sccm，施加在感應耦合電源以產生遠程等離子體的功率為5000瓦，晶片的溫度維持在攝氏250度，腔室的壓力為750mTorr。
步驟112，是測量各基底上進行蝕刻工序后的結構的關鍵尺寸。與步驟104所進行的測量步驟相同的是，此蝕刻后的關鍵尺寸測量步驟是針對基底上數個重要的區域(例如5至9個或更多個區域)來進行的，然后再取其平均值。通常，此測量步驟所采用的測量工具和方法是與上述步驟104所采用者相同。在一說明例中，步驟112可以采用TRANSFORMATM測量系統，以利用光學散射測量技術來進行測量。
步驟114，是程序100中詢問基底上的所蝕刻的結構的關鍵尺寸是否與預定的尺寸不同，也就是步驟106的蝕刻工序處方是否應當調整以補償步驟108的蝕刻工序的工序變異。步驟108的蝕刻工序的工序變異可能相關的因素例如是蝕刻腔室壁面的溫度、蝕刻腔室的狀態、蝕刻副產物的沉積等。若是步驟114是肯定的答案，則進行程序100的步驟116。
步驟116，將測量蝕刻后的結構所得的尺寸平均，并以集成的半導體晶片工序系統的系統控制器的處理器，或蝕刻反應器的控制器中的處理器來計算步驟106的修整工序處方的調整量，以進行后續基底上的圖案掩模212(或基底)的修整工序。
修整工序的處方，可依據先前單一基底在進行步驟112的蝕刻后測量的結果，或是依據先前一批基底在進行步驟112的蝕刻后測量的平均結果來計算其調整量。在一實施例中，其調整包括改變修整工序的時間或改變修整工序中其它的工序參數(例如蝕刻氣體的流動速率和/或壓力、等離子體電源功率、基底偏壓功率等)。在進行后續的基底的工序時，調整后的修整工序有助于形成具有預定的關鍵尺寸的柵極結構。
在另一實施例中，可選擇進行步驟117，其是以集成的半導體晶片工序系統的系統控制器的處理器，或蝕刻反應器的控制器中的處理器，來計算至少一基底在后續進行蝕刻工序-步驟108的蝕刻工序處方的調整量。和步驟116相同的是，此計算可依據先前單一或多個基底在進行步驟112的蝕刻后測量的結果。為使所形成的柵即結構具有預定的關鍵尺寸，可調整的包括改變蝕刻工序的時間或蝕刻工序的其它參數。在一實施例中，工序的參數包括蝕刻氣體的流動速率和/或壓力、等離子體源功率、基底的偏壓功率等。
在另一實施例中，可分別以集成的半導體晶片工序系統的系統控制器的處理器同時分別計算步驟106的修整工序處方的調整量和步驟108的蝕刻工序處方的調整量，步驟116和117。此調整可補償步驟108的蝕刻工序的工序變異，并且可使彼此具有足夠的工序變異補償。
請參照圖2D，步驟112，是測量基底上數個統計上重要的區域上的復晶硅電極216的寬度215，然后再平均之。之后，進行步驟114，其是詢問程序100中復晶硅電極216的寬度215與預定的寬度是否不同。當蝕刻相同批次的一個基底或多個連續的基底時，而步驟114的答案為肯定，則進行步驟116，計算蝕刻步驟106的修整工序的調整量，或是進行步驟117，計算步驟108的蝕刻工序的調整量。
若是步驟114的答案為否定，則進行程序100的步驟118。步驟118表示程序100結束。也就是程序100可密閉回路控制蝕刻工序并且有助于一整批基底上的結構的尺寸具有高精確度。熟悉此技術者可了解程序100的方法可應用于蝕刻一層或多層的下層材料層(例如是位于柵電極層206下方的柵介電層204)中。
圖3是繪示一種可實施本發明的去耦合等離子體源(DPS)蝕刻反應器300的示意圖。DPS II反應器通常是CENTURAT序系統的一個工序模塊，其可由美國加州應用材料公司購得。
反應器300包括一工序腔室310和一控制器340，其中工序腔室310的導電殼體(墻)330內具有一晶片支座316。
腔室310的頂板320是由大致平坦的介電材料所構成。另一種腔室310亦可具有其它種形式的頂板，例如是圓頂狀的頂板。頂板320之上設有天線，其包括至少一感應線圈組件312(所示者為兩個共軸組件312)。感應線圈組件312是通過一第一匹配網絡319與等離子體電源318耦接。通常，等離子體電源318可在50kHz至13.56MHz的可調頻率范圍內產生3000瓦。
支座(陰極)316是通過一第二匹配網絡324與偏壓電源322耦接。通常，偏壓電源322在大約13.56MHz的頻率下可產生10千瓦。偏壓電源可以是連續電源或是脈沖電源。在另一實施例中，偏壓電源322可以是直流電源或是直流脈沖電源。
控制器340包括一中央處理單元(CPU)344、一內存342和中央處理單元344的支持電路(support circuit)346以及有助于腔室310控制的組件，也就是有助于控制蝕刻工序的組件，其詳細說明如后。
在操作時，是將半導體晶片314置于基座316上，并經由氣體面板338透過入口326供應工序氣體，以形成氣體混合物350。將等離子體電源318和偏壓電源322的電源供應至感應線圈組件312和陰極316，以使氣體混合物350在腔室310中激化而形成等離子體。腔室310內的壓力可通過節流閥327和真空泵336來控制。通常，腔室的壁面330是與一電性接地端(electrical ground)334耦接。壁面330的溫度是以環繞在壁面330的含有液體的導管(未繪示)來加以控制。
晶片314是通過穩定支座316的溫度來控制其溫度。在一實施例中，氣體源348為氦氣，其是通過氣體導管349送到晶片314下方的基座表面中的信道(未繪示)之中。氦氣有助于基座316和晶片314之間的熱傳送。在進行工序時，基座316可通過安置在其內部的電阻加熱器(未繪示)來加熱以使其溫度達到穩態，而氦氣則有助于均勻地加熱晶片314。使用此種熱控制可以使晶片314的溫度維持在攝氏20度至350度之間。
熟悉此技術者當可了解可以其它的蝕刻腔室來實施本發明，包括具遠程等離子體源的腔室、電子回旋共振(ECR)等離子體腔室等。
為使工序腔室310的控制可以如上所述，控制器340可以是任一種通用的計算機處理器，其可以使用于工業上，以設定、控制各種腔室和子處理器。CPU 344的內存342或計算機可讀取媒體可以是一種或多種可讀取內存，例如隨機存取內存(RAM)、只讀存儲器(ROM)、磁盤、硬盤或其它形式的區域或遠程數字儲存器。支持電路346是以習知的方法與CPU 344耦接，以支持處理器。這一些電路包括高速緩存、電源供應器、時鐘電路(clock circuit)、輸入/輸出電路以及子系統(subsystem)等。本發明的方法通常是儲存在內存342之中做為一種軟件程序(software routine)。此軟件程序亦可儲存在第二個CPU(未繪示)之中，和/或在第二個CPU之中執行，而此第二個CPU的位置是位于遠離CPU 344所控制的硬盤。
圖4是繪示一種可用來實施本發明的AXIOMTM反應器400的示意圖。AXIOMTM反應器通常為CENTURA半導體晶片工序系統的一個工序模塊，此系統可由美國加州應用材料公司購得。
反應器400包括一工序腔室402、一遠程等離子體源406以及一控制器408。
通常，工序腔室402是一個真空的腔體，其可包括一第一部分410和一第二部分412。在一實施例中，第一部分410包括基座404、側壁416與真空泵414。第二部分412包括殼蓋418和氣體配送板(噴灑頭)420。第一部分410和第二部分412形成了一個氣體混合空間422和反應空間424。通常，殼蓋418和側壁416的材質為是金屬(例如鋁、不銹鋼等)，并且與接地的接地參考端(ground reference)460電性耦接。
基底基座404位于反應空間424之中，其可承載基底(晶片)426。在一實施例中，基底基座404可包括一輻射加熱源如是充氣燈(gas-filled lamp)428、嵌入式電阻加熱器430以及導管432。導管432可通過晶片426下表面的基座404中的溝槽(未繪示)將供應源434的氣體(例如是氦)供應到晶片426的背面。在基座404和晶片426之間通入氣體有助于其彼此之間的熱交換。晶片426的溫度可維持在攝氏20度至400度之間。
真空泵414是與形成在工序腔室402側壁416上的排出口436耦接，其可維持工序腔室402的壓力，并在進行工序之后將工序腔室中的氣體或是其它的揮發性物質抽出。在一實施例中，真空泵414可使用節流閥438來控制工序腔室402之中的氣體壓力。
工序腔室402亦可包括習知裝載和卸載晶片426的系統、偵測工序終點系統、內部診斷(internal diagnostic)系統等。這一些系統全部以圖4中的支持系統440表示。
遠程等離子體源406包括電源446、氣體面板444和遠程等離子體腔室442。在一實施例中，電源446包括一射頻產生器448、一調整組件(tuning assembly)450和一涂布器(applicator)452。射頻產生器448在200至600kHz的頻率下可產生大約200至5000瓦的功率。涂布器452是感應耦接至遠程等離子體腔室442，并且可使工序氣體(或氣體混合物)464增能而在工序腔室442中產生等離子體462。在一實施例中，遠程等離子體腔室442為環形結構，其可用來限制等離子體，并且有助于有效產生自由基物質，并可降低等離子體的電子溫度。在另一實施例中，遠程等離子體源406可以是微波等離子體源，但是，通常使用感應耦合等離子體具有較高的剝除速率。
氣體面板444包括一導管466，其可將工序氣體464傳送到遠程等離子體腔室442之中。氣體面板444(或導管466)所包括的裝置(未繪示)，例如是控制供應到腔室442之中的氣體的氣體壓力和流動速率的質流控制器和截流閥(shut-off valve)。在等離子體462中，工序氣體464被離子化并分解成反應物種。
反應物種由殼蓋418中的入口468通入于混合空間422之中。通常，與電荷有關的等離子體會破壞晶片426上的組件，為使晶片426遭受的破壞最小化，在氣體通過噴灑頭420的數個通孔到達反應空間424之前，可將混合空間422之中的工序氣體464的離子物種實質上中性化。
控制器408包括一中央處理單元454、一內存456、和一支持電路458。中央處理單元454可以是一般用于工業設定上的計算機處理器。內存456可儲存軟件程序，其例如是隨機存取內存、只讀存儲器、磁盤、硬盤或其它形式的數字儲存器。支持電路458是與CPU 454耦接，其包括高速緩存、電源供應器、時鐘電路(clock circuit)、輸入/輸出電路以及子系統(subsystem)等。
當CPU 454在執行軟件程序時，CPU將轉換成一種具有特定功能的計算機(控制器)408，其可控制反應器400，以依照本發明來進行工序。軟件程序亦可儲存在遠離反應器400的第二個控制器中，和/或在第二個控制器中執行。
圖5是繪示一種可用以實施本發明的CENTURA集成工序系統500的上視圖。系統500的具體實施例是用以說明本發明而不是用以限定本發明。
通常，集成的工序系統500包括加載互鎖真空室(load lockchamber)522、工序模塊510、512、514、516與518、真空空間528、機器手臂530和加載/載出模塊502、測量模塊526和系統控制器540。加載互鎖真空室522是裝載著基底的晶盒的裝卸處，其可避免真空本體528遭受空氣污染。機器手臂530具有一個晶片貯處(waferreceptacle)534，以使晶片可以在加載互鎖真空室和工序模塊之間傳送。加載/載出模塊502至少包括一晶片傳送盒(FOUP)506(圖式中繪出兩個晶片傳送盒)，其有助于裝有晶片的晶盒在工廠接口524和測量模塊526之間傳送。
測量模塊526包括一光學測量站504以及基底的機器手臂508、520，其中光學測量站504可測得關鍵尺寸；機器手臂508、520則可在工序前和工序后在晶片傳送盒506之間傳送基底。一種合適的測量模塊可由美國加州的Nanometrics公司購得。
工廠接口524是指一大氣壓界面，其用以在各種工序系統和半導體工廠工序區域之間傳送裝有工序前、后的晶片的晶盒。通常，工廠接口524包括一個挾持基底的組件536和軌道538。在操作時，挾持基底的組件536可沿著軌道538移動。
系統控制器540是與集成工序系統500的各模塊耦接，并可控制該些模塊。通常，系統控制器540可使用系統500的直接控制模塊和裝置或是通過與這一些模塊和裝置連接的計算機的控制，來控制整個系統500的操作。在操作時，系統控制器540可由這一些模塊和裝置回饋，以使基底的產能最優化。
系統控制器540包括一中央處理單元(CPU)542、一內存544和一支持電路546。中央處理單元542可以是一般用于工業設定上的計算機處理器。支持電路546是與CPU 542耦接，其包括高速緩存、時鐘電路(clock circuit)、輸入/輸出電路、電源供應器等。當CPU542在執行軟件程序時，CPU將轉換成一種具有特定功能的計算機(控制器)540。軟件程序亦可儲存在遠離系統500的第二個控制器(未繪示)中，和/或可在第二個控制器中執行。
集成的工序系統500中的至少有一個工序模塊是可以實施本案的部分發明的DPS II模塊。系統500可包括其它的工序模塊，例如是PRECLEAN IITM等離子體清潔模塊、AXIOMTM遠程等離子體模塊、RADIANCETM熱工序模塊(這一些工序模塊可由美國加州應用材料公司購得)等。
TRANSFORMATM工序系統是一種可用來實施本發明的系統500的結構，其可由美國加州應用材料公司購得。系統500可包括兩個加載互鎖真空室522、DPS II模塊514、516和518、AXIOMTM模塊510和514、測量模塊526以及含有兩個晶片傳送盒506的加載/載出模塊502。
熟悉此技術者可知，本案可采用其它的蝕刻工序來實施本發明，且在不脫離本案的精神范圍內，可以本發明揭露的技術調整參數以達到各種特性。雖然，以上是以場效應晶體管為例來進行說明，然而，本發明亦可應用于集成電路的其它種組件或結構上。
雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾，因此本發明的保護范圍當視后附的權利要求所界定的為準。
權利要求
1.一種集成工序系統，包括一中心傳送腔室；一蝕刻腔室，其與該傳送腔室耦接；一蝕刻后工序腔室，其與該傳送腔室耦接，在該蝕刻腔室進行蝕刻工序可形成一圖案，且在該圖案的側壁上所沉積的聚合物可在該蝕刻后工序腔室變薄；至少一加載互鎖真空室，其與該傳送腔室耦接；一第一機械手臂，設于該傳送腔室之中，適于在該加載互鎖真空室、該蝕刻后工序腔室及該蝕刻腔室之間傳送基底；一工廠接口，其與該加載互鎖真空室耦接；一光學測量工具，設置于該工廠接口中；以及一第二械手臂，設于該傳送腔室之中，適于在該加載互鎖真空室和該學測量工具之間傳送基底。
2.如權利要求1所述的集成工序系統，其中該蝕刻后工序腔室更包括一遠程等離子體源，與該蝕刻后工序腔室耦接；一氣體源，可將一種或多種氮氣(N2)、氫氣(H2)、氧氣(O2)的氣體混合物提供至該遠程等離子體源，其中N2∶H2的流動速率比約為3∶1至100％的N2；一電源，感應耦接至該遠程等離子體源，可在大約200至600kHz提供1000至7000瓦，以使該氣體混合物形成一等離子體；以及一基底支座，設置于該蝕刻后工序腔室之中，用以承載一晶片，并使該晶片的溫度維持在攝氏200至350度之間。
3.一種在單一工序工具中蝕刻基底上的圖案的方法，其中該單一工序工具具有一蝕刻腔室、一工序后腔室以及一光學測量組件，該光學測量組件可測得該蝕刻圖案的關鍵尺寸值，該方法包括取得該基底上的該圖案的蝕刻前的關鍵尺寸信息；蝕刻該基底，其中該蝕刻工序會在該圖案的側壁沉積一聚合物；蝕刻后工序該基底，以減少蝕刻時在該圖案側壁上沉積的聚合物的厚度；以及取得該圖案的蝕刻后的關鍵尺寸信息。
4.如權利要求3所述的在單一工序工具中蝕刻基底上的圖案的方法，其中該蝕刻后工序該基底的步驟更包括將該基底暴露于一遠程等離子體，其是由一種或多種氮氣(N2)、氫氣(H2)、氧氣(O2)所形成的氣體混合物。
5.如權利要求4所述的在單一工序工具中蝕刻基底上的圖案的方法，其中該氣體混合物包括N2∶H2的流動速率比約為3∶1至100％的N2。
6.如權利要求3所述的在單一工序工具中蝕刻基底上的圖案的方法，其中該蝕刻后工序該基底的步驟更包括令該基底的溫度維持在攝氏200至350度之間。
7.如權利要求3所述的在單一工序工具中蝕刻基底上的圖案的方法，其中該蝕刻后工序該基底的步驟更包括在一遠程等離子體源中提供氮氣(N2)及氫氣(H2)N2∶H2的流動速率比約為24∶1；將約為5000瓦的功率感應耦合至該遠程等離子體源，以形成一等離子體；將該基底暴露於該等離子體中；令該基底的溫度維持在約為攝氏250度；以及令該蝕刻后工序腔室的壓力維持在約為750mTorr。
8.一種控制蝕刻工序的精確度和再現性的方法，包括(a)提供一批晶片，各晶片具有一形成在一堆棧膜上的圖案掩模，且該堆棧膜包括至少一材料層；(b)測量該批基底中至少一基底上的該圖案掩模的構件的尺寸；(c)以一工序處方修整該至少一基底上的該圖案掩模，該工序處方是與步驟(b)的測量值有關；(d)蝕刻該至少一基底上的該至少一材料層；(e)測量進行步驟(d)之后該至少一基底上的蝕刻結構的尺寸；以及(f)依照步驟(e)的測量值調整步驟(c)的該工序處方或/及步驟(d)的一工序處方。
9.如權利要求8所述的控制蝕刻工序的精確度和再現性的方法，其中步驟(b)和(e)是采用光學測量技術。
10.如權利要求9所述的控制蝕刻工序的精確度和再現性的方法，其中該光學測量技術為一散射測量技術。
11.如權利要求8所述的控制蝕刻工序的精確度和再現性的方法，其中步驟(b)至步驟(e)是以一單一基底工序系統的工序模塊來施行的。
12.如權利要求8所述的控制蝕刻工序的精確度和再現性的方法，其中步驟(f)更包括改變工序修整該圖案掩模的時間或工序參數。
13.如權利要求8所述的控制蝕刻工序的精確度和再現性的方法，其中步驟(f)更包括改變蝕刻該材料層的時間或工序參數。
14.如權利要求8所述的控制蝕刻工序的精確度和再現性的方法，其中步驟(d)更包括壓合/出氣或移除至少一部份的該蝕刻結構側壁上所形成的蝕刻后殘留物。
15.如權利要求14所述的控制蝕刻工序的精確度和再現性的方法，更包括使該蝕刻后殘留物的厚度變薄至約少于10nm。
16.一種在形成場效應晶體管的柵極結構時的精確度與重現性的方法，包括(a)提供一批晶片，各晶片具有一圖案掩模，該圖案掩模是形成在該柵極結構的柵極層上；(b)測量該批基底中至少一基底上的該圖案掩模的構件的尺寸；(c)以一工序處方修整該至少一基底上的該圖案掩模，該工序處方是與步驟(b)的測量值有關；(d)蝕刻該至少一基底上的該柵極層；(e)測量進行步驟(d)之后該至少一基底上的蝕刻柵極結構的尺寸；以及(f)依照步驟(e)的測量值調整步驟(c)的該工序處方或/及步驟(d)的一工序處方。
17.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(b)和(e)是采用光學測量技術。
18.如權利要求17所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中該光學測量技術為一散射測量技術。
19.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(b)至步驟(e)是以一單一基底工序系統的工序模塊來施行的。
20.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(f)更包括改變工序修整該圖案掩模的時間或工序參數。
21.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(f)更包括改變蝕刻該材料層的時間或工序參數。
22.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中該柵極層包括摻雜復晶硅。
23.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(d)更包括提供HBr和Cl2，HBr∶Cl2的流動速率比為1∶15至15∶1。
24.如權利要求16所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，其中步驟(d)更包括壓合/出氣或移除至少一部份的該蝕刻后的柵極結構側壁上所形成的蝕刻后殘留物。
25.如權利要求24所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，更包括使該蝕刻后殘留物的厚度變薄至約少于10nm。
26.如權利要求25所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，更包括使用一等離子體，其包括一種或多種選自于氮氣、氧氣和氫氣所組成的氣體族群。
27.如權利要求26所述的在形成場效應晶體管的柵極結構時的精確度與重現性的方法，更包括提供N2和H2，N2∶H2的流動速率比約為3∶1至100％的N2；令該基底的溫度維持在攝氏200至350度；在一耦合電源上施加100至7000瓦的電源；以及令一腔室壓力維持在約為500至2000mTorr之間。
28.一種控制蝕刻工序精確度和再現性的工序系統，包括一本體，該本體中有一機械手臂；一工序腔室與該本體耦接；一蝕刻后工序腔室，其與該本體耦接，用以使該蝕刻工序所形成的側壁殘留物變薄；一測量工具，與該本體耦接；以及一控制器，用以調整蝕刻一批基底中的至少一基底上的一材料層的蝕刻工序，該些基底是做為該測量工具測量一圖案掩模的尺寸的蝕刻前測量值以及經過工序的蝕刻后結構的蝕刻后測量值來用。
29.如權利要求28所述的控制蝕刻工序精確度和再現性的工序系統，其中該測量工具是采用光學測量技術來進行測量。
30.如權利要求29所述的控制蝕刻工序精確度和再現性的工序系統，其中該光學測量技術為一種光學散射測量技術。
全文摘要
本發明的實施例是有關于一種在工序基座(例如群集工具(cluster tool))中蝕刻的方法，此方法可實時(in－situ)得到有力的蝕刻前數據和蝕刻后數據。此方法的步驟包括取得基底上的圖案在蝕刻前的關鍵尺寸測量值，蝕刻該圖案，修整被蝕刻的基底以減少和/或移除蝕刻時沉積在圖案側壁上的聚合物，取得蝕刻后的關鍵尺寸的測量值。所測得的關鍵尺寸可用來調整蝕刻工序，以改善組件工序的精確度與再現性。
文檔編號H01L21/3213GK1609711SQ200410083770
公開日2005年4月27日 申請日期2004年10月19日 優先權日2003年10月21日
發明者大衛·幕伊, 劉煒, 佐佐野弘樹 申請人:應用材料有限公司